三星电子首次发力研发适应更高性能芯片WLP
发布时间:2007/8/30 0:00:00 访问次数:279
近日，三星电子宣布推出业界首款适用于高性能512Mb DDR2 SRAMs的芯片级封装(WLP)。WLP不同于传统封装技术，而是凭借一体化制作流程直接将封装层建立于芯片之上。这个新方法加强了电子特性并减少了物质空间，从而使得WLP能够为移动环境和高密存储器模组提供最佳的封装解决方案。了传统的封装基板，球形网格使芯片刻度存储（CSP）达到了真正的晶粒大小。
该新型压缩封装技术虽然缩短了路线绕经但却提升了电子特性，还使得封装尺寸减至晶粒大小并且缩短了流程，同时提高了生产力。尤其对于较大的芯片尺寸而言，不但可以提高产量，还能降低成本。由于在消除传统封装时需要获得并处理封装或其残余，WLP还加强了环境保护措施从而比传统封装更具有竞争力。
三星WLP支持DDR2 CSP应用的JEDEC技术规格。DDRW2 WLP不需任何调整的就可轻松取代CSP格式，从而有便于系统设计师将WLP应用于DDR2SDRAM。 （转自 元器件与设备网）
近日，三星电子宣布推出业界首款适用于高性能512Mb DDR2 SRAMs的芯片级封装(WLP)。WLP不同于传统封装技术，而是凭借一体化制作流程直接将封装层建立于芯片之上。这个新方法加强了电子特性并减少了物质空间，从而使得WLP能够为移动环境和高密存储器模组提供最佳的封装解决方案。了传统的封装基板，球形网格使芯片刻度存储（CSP）达到了真正的晶粒大小。
该新型压缩封装技术虽然缩短了路线绕经但却提升了电子特性，还使得封装尺寸减至晶粒大小并且缩短了流程，同时提高了生产力。尤其对于较大的芯片尺寸而言，不但可以提高产量，还能降低成本。由于在消除传统封装时需要获得并处理封装或其残余，WLP还加强了环境保护措施从而比传统封装更具有竞争力。
三星WLP支持DDR2 CSP应用的JEDEC技术规格。DDRW2 WLP不需任何调整的就可轻松取代CSP格式，从而有便于系统设计师将WLP应用于DDR2SDRAM。 （转自 元器件与设备网）
相关技术资料- 5-13业界新型“Dauerpower”逆变器SiC MOS
- 5-13电源管理芯片 (PMIC)应用详解
- 5-13 Power Management Buck/降压转换器̴
- 5-13AI GPU 和 TPU的超高功率密度电源模块
- 5-13高性能CMOS图像传感器芯片参数设计
- 5-13四丛集架构10核心方案SS1101处理器
- 5-12全界面量子芯片调控分析应用软件 Visage
- 5-1212nm FFC 工艺 HIFI5 DSP 系列芯片
- 5-12最新全场景座舱芯片X9SP
- 5-12安全芯片、电动汽车用功率驱动芯片应用标准
- 5-12MIPI A-PHY功率及通信芯片技术介绍
- 5-12新一代Harmony OS 5 操作系统技术应用探究
- 相关IC型号
公网安备44030402000607
