文章加入时间：2004年7月1日8:39:07

卓联半导体公司(Zarlink Semiconductor)日前推出了两款用于时钟卡设计的新型数字锁相环(DPLL)芯片，为包括H.110和Advanced TCA(高级电信计算架构)在内的专有和标准化网络系统架构提供电信级的可靠性和性能。

ZL30102和ZL30105产品面向活跃的高成长网络设备市场，包括DSLAM(数字用户线接入多路复用器)、无线基站、VoIP路由器和网关，以及插分多路复用器、交叉连接和PBX。据市场调研公司In-Stat/MDR预测，单是DSLAM市场，就将从2004年的约6千万单位销量增长到2006年的将近1亿单位销量。

ZL30102和ZL30105芯片还可建立ST-BUS通信总线，支持卓联公司全线TDM(时分复用)交换解决方案，以及其他TDM时钟和同步于三个网络参考时钟之一或其他系统主参考时钟的定位信号。芯片接受三路参考输入，可同步到2KHz、8KHz、1.544MHz、2.048MHz、8.192MHz、16.384MHz或19.44MHz输入上。它们在锁定时间上有重大改进，支持手动或自动参考时钟切换，并具有卓越的锁定保持精度，所有这些都是时钟性能方面的关键指标。两款器件都通过一个简单硬件控制接口进行管理。

随着网络向高速化和基于IP设备的发展，实现先进的时钟和同步也变得越来越富有挑战性。致力于改进系统可靠性的设计人员，一直对冗余时钟控制和监视充满需求，以保证在网络升级或中断期间系统能够持续工作。卓联的新型DPLL提供了持续不断的时钟监控，可以在网络或系统内、抖动和漫游条件下使“主”和“副”时钟保持紧密相位对齐，从而在主时钟出现故障时能够通过手动或自动方式无缝切换到正常工作的辅助时钟。

ZL30102器件基于ZL30100数字锁相环技术，已在今年早些时候发布，据称是目前市场上功能最全面的T1/E1终端设备数字锁相环。ZL30102时钟芯片符合Stratum 4/4E时钟要求，适用于 H.110及同类专有系统。 芯片输出同时还创造了最低抖动纪录，当抖动滤波设为1.8Hz时，峰-峰抖动不到0.6ns。

ZL30105芯片是一款简单易用的Stratum 3/4/4E SDH DPLL，它包含ITU-T(国际电信联盟电信委员会)G.813选项1符合性、参考时钟监测、以及自动或手动无缝参考时钟选择功能。利用专有时钟产生技术，该器件可同时产生四个谐波不相关的、参考时钟锁定的SDH和PDH时钟系列：1.544MHz、2.048MHz、19.44MHz 和DS2/E2/DS3/E3，适用于多用途时钟卡。在竞争PLL中，要产生锁定时钟输出，往往要求时钟之间具有谐波相关性，受此限制，大量时钟无法产生。

ZL30105芯片还可直接提供低抖动时钟和帧脉冲，支持新兴的Advanced TCA总线技术。该总线就象PCI卡作为标准组件在当今计算机和测试系统中的应用一样，有望在电信和数据通信设备中迅速普及。ZL30105 DPLL采用了专有抖动成形、清除及滤波技术，取得了最坏情况下未滤波峰-峰抖动600ps的佳绩，超过了严格的OC-3抖动要求，这使它能够和卓联的倍频模拟PLL串联使用，来产生比该器件的19.44MHz输出所支持的时钟线性度更高，组合抖动更低的时钟。

ZL30102和ZL30105 DPLL现已批量生产。芯片采用10×10 mm 64引脚TQFP(薄型四方扁平封装)封装。千片批量时，ZL30102器件单价为22.50 美元，ZL30105芯片单价为27.50美元(价格仅供参考)。