为使本设计下载后进行硬件测试,根据所用的RC-EDA/sOPC-VlV5⑵实验开发系统电路的硬件环境,进行引脚锁定,如表5.3.2所示。线,把时钟源针座区的1Hz信号引入端口JP⒉20。通过此例也可以学习扩展端口的用法。KSZ8041NLI-TR

   实验仪的拨动开关sW1在拨动开关区的最左边,sW1上拨为l,下拨为0。

   实验仪的常开按键K1在按键区的最左边,K1下压为0,抬起为1。

   有了表5,3,2,就可以进行引脚锁定了。单击菜单Assignments/Pin Planner,弹出Rn Planner对话框,如图5,3,17所示。由于设计项目己经进行过全程编译,因此在节点列表区列出了所有信号名称,在需要锁定的节点名处,双击引脚锁定区Location,进行录入操作,所有引脚锁定号码录入完毕,再次单击卜按钮进行全程编译,就可生成用于下载的cnt1o sof文件,该文件用于下载后的硬件功能测试,有了正式锁定引脚的网表文件,对于时序仿真有莫大好处。