位置:51电子网 » 技术资料 » 集成电路

良率学习(yield Iearning)速度的评价

发布时间:2017/11/19 17:27:25 访问次数:1553

   从产品研发到实现量产,主要yicld lcarning的阶段兕图17,8。

产品设计和⒈艺研发阶段,熏点是在器件/工艺流程的建立和优化以及各种在线和离线的yiCld观测手段。OMAP1510CGZG3

作队 良率提升阶段,重点是找出并解决系统性失效问题,并降低随机缺陷密度:量产阶段,I艺线的管控和新产品导人是重点。前者要求减少各种异常(cxcursion)事件(如设备故障,操作失误等),快速的问题诊断(tlc,ubleslllDOting),降低关键制程的变异(variation)等,后者要求确定T艺的最优条件,设计和I艺的交叉图178 yicld lcarning的各阶段 弱点的检测和改善等。

   先进半导体「艺,从一开始研发阶段到实现量产的时间跨度可能达数个季度,甚至更κ。差的yield,并不仅仅是单位晶粒成本的上升,产品价格竞争力的下降,往往也意味着I艺线的不成熟,产品可靠性方面的潜在风险,导致产品不能推出市场。由于yield低,市场导人时间(timc to marke0的延长,可能导致商业机会的流失。对于大的导体公司雨j言.一个季度的时问差,可能是数十亿美元的销售额差异。

     

   从产品研发到实现量产,主要yicld lcarning的阶段兕图17,8。

产品设计和⒈艺研发阶段,熏点是在器件/工艺流程的建立和优化以及各种在线和离线的yiCld观测手段。OMAP1510CGZG3

作队 良率提升阶段,重点是找出并解决系统性失效问题,并降低随机缺陷密度:量产阶段,I艺线的管控和新产品导人是重点。前者要求减少各种异常(cxcursion)事件(如设备故障,操作失误等),快速的问题诊断(tlc,ubleslllDOting),降低关键制程的变异(variation)等,后者要求确定T艺的最优条件,设计和I艺的交叉图178 yicld lcarning的各阶段 弱点的检测和改善等。

   先进半导体「艺,从一开始研发阶段到实现量产的时间跨度可能达数个季度,甚至更κ。差的yield,并不仅仅是单位晶粒成本的上升,产品价格竞争力的下降,往往也意味着I艺线的不成熟,产品可靠性方面的潜在风险,导致产品不能推出市场。由于yield低,市场导人时间(timc to marke0的延长,可能导致商业机会的流失。对于大的导体公司雨j言.一个季度的时问差,可能是数十亿美元的销售额差异。

     

热门点击

 

推荐技术资料

DS2202型示波器试用
    说起数字示波器,普源算是国内的老牌子了,FQP8N60... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!