在先进的半导体工艺中,光刻是D「M最初关注的问题∷。如今.光刻还是DFM屮最关键的领域。 R0D8/26-3C60随着T∶艺设各和计算机模型技术的发展,光刻已经成为一个复杂的知识体系。在本节中,我们无法把和DFM相关的光刻的所有问题都进行讨沦,而将集中讨论在OPC中的边缘冲突∷中的掩膜误差增强囚子(MEEF)分析。

   掩膜误差增强因子(MEEF)在把设计的版图到硅的晶圆片的转移过程中起着非常重要的作用c由于采用分辨率增强技术(RET)使小的图形能够在品圆片上显影,随着设计尺寸的不断缩小,掩膜制造的成本急剧增加。从90nm的技术节点开始,基于模拟的OP(∶验证广泛地在OPC流程中采用。

   基于模拟的OPC验证从9Onm技术节点开始就在OPC流程中得到广泛的应用。当工业发展到15nm、32nm及以下节点时,CD误差和边缘布置误差(EPE)在最佳曝光条件下的检查对于临界状态下的热点的探测显示出一定的局限性。这些临界状态的热点仅仅在工艺波动的条件下才会出现问题。这使得在设计阶段对芯片进行分析、发现和修正这些潜在出问题的图形,对于提高芯片的可制造性变得愈发重要。过去有一些研究是针对使用简单的线条/线问距的图形产生的MEEF对芯片制造产生的影响「^Ⅱi。现在有一些工具在设计阶段的后OP验证中提供仝芯片的MEEF分析LⅡ。这极其耗时同时生成大量的数据。在本节中,我们用可制造性设计(DFM)方法进行MEEF的热点分析,其目的是找出对于「艺波动最敏感的热点。