给出各功能模块的HDL程序。H10.000C1

   给出各功能模块电路的仿真结果。

   画出顶层电路的原理图。

   给出下载至实验箱后电路的调试结果。

   总结实验过程中遇到的问题及解决问题的方法。

   多功能数字钟的EDA设计

   实验目的

   1．掌握较为复杂的数字逻辑系统的设计方法。

   2．进一步学习用HDL描述逻辑电路。

   3 ．学习采用层次化的方法设计逻辑电路。

   实验要求

    1．设计一个具有校时、校分，清零，保持和整点报时等功能的数字钟。基于Quartus II软件或其他EDA软件完成电路设计。

   2．对该电路系统采用层次化的方法进行设计，要求设计层次清晰、合理。

   3．完成顶层电路原理图的设计，编写相应功能模块的HDL设计程序。

   4．对该电路系统进行功能仿真。

   5．根据EDA实验开发系统上的CPLD/FPGA芯片进行适配，生成配置文件或JEDEC文件。