嵌人式锗硅工艺(embedded⒏Gc process)被广泛使用于90nm及以下技术中的应力工程,利用锗、K4S561632N-LC60硅晶格常数的不同所产生的压应力(compressix e stress),嵌人在源漏区,提高PMOS空穴的迁移率和饱和电流。硅的晶格常数是5.43095A,锗的晶格常数是5.6533A,硅与锗的不匹配率是4.1%,从而使得锗硅的晶格常数大于纯硅,在源漏区产生压应力。锗硅工艺有选择性锗硅和不选择性锗硅两种。CMOS工艺流程中的嵌人式锗硅使用选择性锗硅工艺。在进行选择性锗硅工艺前,对NMOS的地方需要采用氧化物或氮化物的保护层,然后在显影后,对PMOS进行硅衬底的刻蚀和残留聚合物的去除[4]。

   选择性锗硅外延薄膜需要采用的分析仪器包含:XRD用于厚度和浓度的离线测定,Auger/SIMS用于浓度和深度分布的测定,SEM用于轮廓和形态的查看(pr。Ⅱle andmorphology top,yl e访),TEM用于轮廓和晶格缺陷的查看(pr。me and dlslocation defects),光学颗粒测定仪(p征ticle∞unt)用于在线微粒和haze的标定,椭圆偏振仪(spectroscopic

ellipsometry)用于锗硅厚度和锗含量的在线检测。另外可以采用拉曼(Raman)光谱的方法测定应力。