在VHDL语言中凡是可以赋予一个值的对象就称为客体(Object)。客体主要包括信号、常数、变量3种。在电子线路中，这3类客体通常都具有一定的物理含义。M25P16-VMF3TPB

    (1)常数(Constant)

   常数是一个固定的值。所谓常数说明就是对某一常数名赋予一个固定的值。通常赋值在程序开始前进行，该值的数据类型则在说明语句中指明。常数说明的一般格式如下：

   CONSTANT  常数名：数据类型：=表达式；

   常量在定义时赋初值，赋值符号为“：=”。

   (2)变量(Variable)

   变量只能在进程语句、函数语句和过程语句中使用，它是一个局部量。在仿真过程中它不像信号那样，到了规定的仿真时间才进行赋值，变量的赋值是立即生效的。变量说明语句的格式如下：

   VARIABLE    变量名：数据类型约束条件：=表达式；

   变量的赋值符号“：=”。

   (3)信号(Signal)

   信号是电子线路内部硬件连接的抽象。它除了没有数据流动方向说明外，其他性质几乎和“端口”一致。信号通常在构造体、程序包和实体中说明。