如果很好地解决信号完整性问题,将改善PCB的EMC特性。其中保证PCB有很好的接地是非常重要的。 ICL3221ECAZ对复杂的设计采用一个信号层配一个地线层是十分有效地方法。此外,使电路板的最外层信号的密度最小也是减少电磁辐射的有效方法,这种方法可以通过采用“表面积层” (Build-up)技术设计制作PCB来实现。表面积层通过在普通工艺PCB上,增加薄绝缘层和用于贯穿这些层的微孔的组合来实现,电阻和电容可以埋在表层下,单位面积上的走线密度会增加近一倍,因而可

降低PCB的总面积。PCB面积的缩小对走线的拓扑结构有巨大的影响,这意味着缩小的电流回路,缩小的分支走线长度。电磁辐射近似正比于电流回路的面积,因此可以有效减少电磁辐射。

   其他采用的技术

   为减小集成电路芯片电源引脚上的电压瞬时过冲,应添加去耦电容。这可以有效去除电源上毛刺的影响,并减少在PCB上的电源环路的辐射。当去耦电容直接连接在IC的电源引脚上,而不是连接在电源层上时,其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容,而有的器件要求去耦电容与器件的距离要足够小。

   高速和高功耗的器件应尽量放置在一起,以减少电压瞬时过冲。如果没有电源层,那么长的电源连线会在信号和回路间形成环路,成为辐射和敏感路,此时,应加处粗电源线并在功率和高速器件电源脚对地良好去耦。