时钟电路在数字电路中占有重要地位,同时时钟电路也是产生电磁骚扰的主要来源。MAX232DR一个具有2nAs上升沿的时钟信号辐射能量的频谱可达160MHz,其可能辐射的带宽可达十倍频,即能达1.6GHz。因此,设计好时钟电路是保证达到整机辐射指标的关键。时钟电路设计的主要问题有如下几个方面。

   1.阻抗控制

   计算和控制各种由PCB线条构成的微带线和微带波导的波阻抗、相移常数、衰减常数等,使其满足设计要求。

    2.传输延迟和阻抗匹配

   由PCB走线的相移常数计算时钟脉冲的延迟,当延迟达到一定数值时,就要进行阻抗匹配,以免发生终端反射,该反射会使时钟信号抖动或发生过冲。阻抗匹配方法有串联电阻、并联电阻、戴维南网络、RC网络、二极管阵列等。

   PCB走线上接入较多容性负载的影响

   接在PCB走线上的容性负载对走线的波阻抗有较大的影响。特别是对总线结构的电路,容性负载的影响往往是要考虑的关键因素。