智 来源：《国外电子元器件》

     摘要：1-wire网络（又称microlan）是一种基于pc或微控制器的低成本网络，可通过双线与1-wire元件进行通信。文中介绍了1-wire网络的工作机理以有影响数据传输必能的关键因素。

     关键词：1-wire

     数据传输 微控制器 网络

     1-wire网络一般通过双绞线与1-wire元件进行数字通信，它们通常被定义为漏极开路（经与）端口、主/从式多点结构，而且一般都在主机端上接一个上拉电阻至5v电源。基于1-wire网络的系统通常包括主机与相关控制软件、连线和相关连接器以及1-wire器件等，该网络系统具有严谨的控制结构，一般在没有主机呼叫的情况下，任何从机不得应答，因此不能与主机进行通信。在组成1-wire网络时，任何具有1.8mhz时钟的任何标准微控制器（例如8051）以及使用速率可达115.2kbps

     uart的pc都可作为该网络的主机。并可通过创建长、短时隙来对二进制1和0进行编码。如果pc机采用14.4kbps的数据速率（115.2/8=14.4kbps），那么，它可在7ms之内对总线上的某个节点进行寻址并开始接收数据。由于uart的控制定时作用，微处理器的时钟速度一般不影响搜索时间。

     1 驱动器的摆率控制

     在采用com端口适配器的典型系统上运行1-wire操作系统软件（tmex）时，uart控制将以8.68μs的时间间隔进行通信。通信周期从主机内的晶体管将总线置为逻辑0开始，由1至0的跳变是所有1-wire通信的同步沿。1-wire上的从机只在适当的时候保持为0，上拉电阻在主从设备都释放总线后将总线置为高电平，rom搜索过程需要识别总线上的设备。1-wire通信中最为关键的部分是读数据的时隙，尤其是在传输逻辑1的时候。一般情况下，总线上都挂接有许多设备，这些设备中的信号在电缆上传输具有一定的时间延迟，因此，每个设备检测到的由主机发出的下降沿时间略不同。信号在总线上的传输延迟必须小于一个数据位间隔的一半。也就是说，信号的往返传送时间必须低于4.3μs(8.68μs除以2)，否则，总线将无法检测到设备。

     在com端口适配器中，有一个在pc或微处理器控制下能够完全导通或完全断开的有源下拉晶体管。该晶体管导通时，它所生成的下降沿向网络发出信号，断开后，总线将由上拉电阻置为高电平。利用低阻有源下拉晶体管产生逻辑0可以提高系统的快速响应能力，以使信号的下降时间位于1μs范围之内。如果导通时间少于信号在电缆上的传输时间，由于1-wire网络工作在传输线环境中，那么来自电缆终端的反射可能会导致通信中断。

     通常需要在电缆终端接上一个阻值等于特征阻抗的的匹配电阻，匹配电阻可吸收由于阻抗的不匹配而产生的信号反射。然而，推荐选用的电缆具有100ω的特片阻抗，如果在电缆终端接100ω匹配电阻，那么，对于可接受的上拉电阻将无法生成逻辑“1”电平，幸运的是，1-wire从机内部的端口晶体管具有100ω的导通电阻，这样，总线在其电缆终端打开时即可获得适当的适端匹配。在有些1-wire网络中，需要把电阻和电容串联接地进行交流匹配。由于电容充电后对直接开路，因此，串联电阻不增加总线负载。由于电容的选择可依据数据上升时间除以电缆阻抗、再乘以3来确定。因此，在100ω电缆上的电升时间为4μs时，乱用的电容大小为0.1μf。交流匹配的缺点在于终端电容的充电、放电所产生的时间抖动制约了数据传输。

     由于无法按其特征阻抗在电缆终端加匹配电阻，所以在设计时必须对总线主机上拉晶体管摆率进行控制。如果总线长度为100米或更长，推荐使用1.1v/μs的摆率。这样，当由1到0跃变时，大约需要4μs时间才能下降至0.8v的逻辑低电平阈值。由于1-wire器件中的端口晶体管在主机将总线拉低后只保持低电平，所以一般不存在摆率问题。但输出应答脉冲响应主机的复位命令时却存在摆率问题。1-wire从机的应答脉冲的摆率实质上是不受控制的。无论何种情况，当新的1-wire器件连接到网络上时，通常均会出现现摆率突变的问题。

     2 后台应答脉冲

     如果网络由一组固定的1-wire从机构成，那么，利用主机来产生“