位置:51电子网 » 技术资料 » 通信网络

引脚

发布时间:2016/7/19 21:12:00 访问次数:563

   ①地址数据线(8条):ADT~AD0,为地址/数据线,与MCs-51单片机的PO口相连,用于分时传送地址/数据信息。 AD7888ARUZ

   图9.12 81C55的引脚排列和内部结构图

   ②控制线。

   REsET:复位信号,输入高电平有效。在曰EsET端输入一个大于ω0ns宽的正脉冲时,81C55即可处于复位状态,PA、PB、PC三口也定义为输入方式。  'RD和WR:读/写控制信号输入线,低电平有效。当RD为0时(WR必为1),所选的 81C55处于读状态,81C55送出信息到CPU。如果当WR为0时(RD必为1),此时81C55处于写入状态,CPU送出信息写入81C55。

   CE:片选线输入端,低电平有效。

   Io/而:内部端口和静态数据存储器选择端。当Io/而=1时,选择的是81C55的端口操作;如果Io/而=o时,则选择的是对81C55内的数据存储器进行操作。

   TIMERIN:定时/计数器时钟信号输入端。

   TIMEROUT:定时/计数器计数满时的溢出信号输出端。

   电源线(2条):Vcc为+5Ⅴ,GND为地线。

  ③I/o口线(22条):PA0~PA7、PB0~PB7、PC0~PC5为”条双向三态y0总线,分别与A、B、C口相对应,用于81C55和外设之间传送数据,数据传送方向由写入81C55的控制字决定。3个端口数据传送方式是由控制字和状态字来决定的。

  


   ①地址数据线(8条):ADT~AD0,为地址/数据线,与MCs-51单片机的PO口相连,用于分时传送地址/数据信息。 AD7888ARUZ

   图9.12 81C55的引脚排列和内部结构图

   ②控制线。

   REsET:复位信号,输入高电平有效。在曰EsET端输入一个大于ω0ns宽的正脉冲时,81C55即可处于复位状态,PA、PB、PC三口也定义为输入方式。  'RD和WR:读/写控制信号输入线,低电平有效。当RD为0时(WR必为1),所选的 81C55处于读状态,81C55送出信息到CPU。如果当WR为0时(RD必为1),此时81C55处于写入状态,CPU送出信息写入81C55。

   CE:片选线输入端,低电平有效。

   Io/而:内部端口和静态数据存储器选择端。当Io/而=1时,选择的是81C55的端口操作;如果Io/而=o时,则选择的是对81C55内的数据存储器进行操作。

   TIMERIN:定时/计数器时钟信号输入端。

   TIMEROUT:定时/计数器计数满时的溢出信号输出端。

   电源线(2条):Vcc为+5Ⅴ,GND为地线。

  ③I/o口线(22条):PA0~PA7、PB0~PB7、PC0~PC5为”条双向三态y0总线,分别与A、B、C口相对应,用于81C55和外设之间传送数据,数据传送方向由写入81C55的控制字决定。3个端口数据传送方式是由控制字和状态字来决定的。

  


相关技术资料
7-19引脚

热门点击

 

推荐技术资料

耳机的焊接
    整机电路简单,用洞洞板搭线比较方便。EM8621实际采... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!