当栅电压吒s)0且使表面空间电荷层处于耗尽状态时,耗尽层电容q与膜层电容咣x串联使MOS结构总M0334SJ120电容进一步下降。且K越大,耗尽层宽度越大;表面空间电荷层电容α越小,串联电容C就越小,如图9.12所示。

   当吒s足够大时,表面空间电荷层处于反型或强反型状态,表面同样集聚了大量载流子(与/Gs<0时的载流子类型不同),从而影响表面空间电荷层电容。对于准静态测试,由于信号频率低,反型层中的载流子(少子)复合和产生的速率能跟上频率的变化,从而体现出电容效应;而对于高频⒍/测试,反型层中的载流子(少子)复合和产生的速率跟不上频率的变化,从而体现不出电容效应。因此,当表面空间电荷层处于强反型时,低频测试电容C=咣x,而高频测试电容为耗尽层厚度最大,电容最小时的电容鲕血。

   另外,当扫描电压吒s变化较快时,表面空间电荷层在由耗尽进入反型阶段时会形成深耗尽态,使高频电容随吒s增加进一步下降,形成图9。⒓中的不平衡曲线。这种情况特别容易发生在低掺杂、高电阻率的衬底制成的MOs结构上,因为其载流子浓度较低,在由耗尽进入反型阶段时很容易形成深耗尽态,从而得不到平衡态的曲线。