clleck命令

  基本格式:

  实例:

  功能:此命令调用DRC(设计规则检查)并将结LD1117V33果和相关错误显示出来。特别适用于设计规则改变之后。clle。k命令对布通的每条覆铜导线进行自动检查,并将违规的总数显示在状态栏内,将有冲突的区域在PCB Layout中以高亮态显示。

   基本格式:

   c△ass(class id)| net(net ±d)circuit (<circuit descriptor))      ∷

(circuit descript°r):: =[(pri°rity<positiVe_integer)| 〈use via (<padstack~】d>l) l (use~△ayer(<△ayer~name>))]

  实例:

  对网络和类定义层

   net sig1 (circuit 〈uoe~layer L1L2))

   设定布线优先级:

  net sig1 (circuit(priority200))

  定义类和网络在哪个层布线和定义过孔:

  (c△ass specia1net1net2net3net‘net5

   (circuit(use via via.VIA1  1 10.bv1 10Via.VIA3 4 5.bv4 5via,VIA3  6 7.bv6 7)

〈use~△ayer sIGNAL~1SIGNAL~3SIGNAL~4sIGNAL 5sIGNAL 6sIGNAL 2)

  (c1earance0.007〉

  (c1earance0.001 〈type via~yia_same~net))     '

  (c1earance0.001 〈type smd via same net))

  功能:此命令用来设计布线的优先级,设定过孔,定义网络和类在哪个层进行布线。其中优先级的取值范围为0~255,默认值为10。use~访a参数定义一个或者多个焊盘栈所在的类或网络。us廴layer指定类或网络所在的层。