前面已提及铜容易扩散穿过二氧化硅层，并且如果它进入电路的器件则可能引起电性能问题。通过AD8031ART-REEL7在通孑L底部和侧面淀积一个衬垫层( liner)可以解决这个问题（见图13. 18）。使用的典型材料是钽( Ta)，厚度为50~ 300 A14。依据材料，或者用溅射，或者使用CVD淀积来产生阻挡层或衬垫层。这塍通孔深宽比非常大，在整个通孔和沟槽内表面产生均匀薄膜的艺足个很大的挑战。

   可以使用溅射或CVD淀积来淀积铜，但是电化学镀膜(ECP)已成为优选的淀积方法用F.CP牛产均匀的、无空洞的铜薄膜要求在通孑L／沟槽洞里有一个起始的“种籽”(seed)层使用PVD技术淀积在通孔中的铜种籽(300~2000 A)”。正像在阻挡层或衬挚层淀积中

样，在·个非常大的深宽叱通孑L内产生一个均匀层是个挑战。