位置:51电子网 » 技术资料 » EDA/PLD

淀积膜

发布时间:2015/11/7 22:25:36 访问次数:523

   采用CVD技术淀积的薄膜,按电性能可分为半导体膜、绝缘体膜和导体膜。 GLT5640L16-7TC下面内容介绍了每一种膜在半导体器件中的主要应用,以及特殊薄膜的使用。这里对特殊薄膜只做概括性的介绍,第16章将给出较为细致的解释。导体金属膜的淀积方法将在第13章中讨论。

   至此,我们已经讨论了作为半导体器件和电路基础部分晶圆的形成。但制造高质量的器件和电路,体硅( bulk)晶圆的使用还存在着一些不足。晶圆的质量、掺杂范围和掺杂的控制等因素限制了体硅晶圆的使用,同时也限制了高性能双极型晶体管的制造。解决的方法是硅淀积,称为外延层( epitaxial layer)。这是业界的主要进展之一。早在1950年,外延层已成为半导体工艺中的一部分2。J。从那时起,硅淀积工艺便应用于先进的双极型器件的设计,CMOS电路中对质量要求较高的衬底,以及在蓝宝石和其他衬底上的硅外延层的淀积(见第14章)。砷化镓和其他III~V族和II~V1族薄膜也采用了外延膜的淀积工艺。外廷膜具有与衬底材料同样的材料时(如硅上硅),产生的薄膜称为同质外延(homoepitaxial)。淀积材料不同于衬底材料时(如硅上砷化镓),产生的薄膜称为异质外延( heteroepitaxial).

   采用CVD技术淀积的薄膜,按电性能可分为半导体膜、绝缘体膜和导体膜。 GLT5640L16-7TC下面内容介绍了每一种膜在半导体器件中的主要应用,以及特殊薄膜的使用。这里对特殊薄膜只做概括性的介绍,第16章将给出较为细致的解释。导体金属膜的淀积方法将在第13章中讨论。

   至此,我们已经讨论了作为半导体器件和电路基础部分晶圆的形成。但制造高质量的器件和电路,体硅( bulk)晶圆的使用还存在着一些不足。晶圆的质量、掺杂范围和掺杂的控制等因素限制了体硅晶圆的使用,同时也限制了高性能双极型晶体管的制造。解决的方法是硅淀积,称为外延层( epitaxial layer)。这是业界的主要进展之一。早在1950年,外延层已成为半导体工艺中的一部分2。J。从那时起,硅淀积工艺便应用于先进的双极型器件的设计,CMOS电路中对质量要求较高的衬底,以及在蓝宝石和其他衬底上的硅外延层的淀积(见第14章)。砷化镓和其他III~V族和II~V1族薄膜也采用了外延膜的淀积工艺。外廷膜具有与衬底材料同样的材料时(如硅上硅),产生的薄膜称为同质外延(homoepitaxial)。淀积材料不同于衬底材料时(如硅上砷化镓),产生的薄膜称为异质外延( heteroepitaxial).

上一篇:金属有机物CVD

上一篇:外延硅

相关技术资料
11-7淀积膜

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!