低密度PLD的集成度较低，每个芯片集成的逻辑门数大约在1000门以下，早期出M12L128168A-7T现的可编程只读存储器(PROM)、可编程逻辑阵列(Programmable Logic Array，PLA)、呵编程阵列逻辑(Programmable Array Logic，PAL)以及通用阵列逻辑(Generic Array Logic，GAL)都属于这类，低密度PLD有时也称为简单PLD (Simple PLD，SPLD)。

   高密度PLD的集成密度较高，一般可达数千门，甚至上万门，具有在系统可编程或现场可编程特性，可用于实现较大规模的逻辑电路。高蜜度PLD的主要优点是集成度高、速度快。近代出现的可擦除的可编程逻辑器件(Erasable Programmable Logic Device，EPLD)、复杂的可编程逻辑器件(Complex Programmable Logic Device，CPLD)和现场可编程门阵列(Field Programmable Gate Array，FPGA)都属于高密度PLD。

   EPLD是在20世纪80年代中期由Altera公司推出的可擦除、可编程逻辑器件，它的基本结构和PAL、GAL器件类似，由可编程的与、或阵列和输出逻辑宏单元组成。但与阵列的规模及输出逻辑宏单元的数目都有大幅增加，而且宏单元的结构有所改进，功能更强，它比GAL器件的集成度高、造价低，使用更灵活，缺点是内部互连功能较弱。

   CPLD是在EPLD的基础上研制成功的，通过采用增加内部连线，对输出逻辑宏单元结构和可编程I/O控制结构进行改进等技术，采用CMOS EPROM、EEPROM、FLASH存储器和SRAM等编程技术，具有集成度高、可靠性高、保密性好、体积小、功耗低和速度快的优点，所以，一经推出就得到了广泛的应用。