555集成定时器是集模拟和数字电路于一体的电子器件，外加少量的阻容元件，AD671SD就能构成多种用途的电路，如施密特触发电路、单稳态触发电路、多谐振荡器等，在电子技术中应用广泛。图2.7.2为555集成定时器的电路结构图和引脚排列图。

   图2.7.2  555集成定时器

   图2.7.2(a)的电路结构图主要由五部分组成：

   (1)由三个阻值均为5 kQ的电阻串联构成的分压器，为电压比较器C1和C2提供参考电压。若控制电匝输入端(CO端，引脚5)不加控制电压时，该引出端不可悬空，一般要通过一个小电容(如0.01 UF)接地，以旁路高频干扰，这时两参考电压分别为VR．=2／3Vc。，VR：=1／3Vc。。若外加控制电压‰，则比较器Cl、C2的参考电压分别为VR，=Vco，VR：=1／2Vco。    

   (2)两个高增益运算放大器C，和C2分别构成电压比较器。Cl的信号输入端为运放的反相输入端(TH端，引脚6)，Cl的同相端接参考电压VR，，输出为Vc．；C2的信号输入端为运放的同相输入端（TR端，引脚2），C2的反相输入端接参考电压VR2，输出Vc：。

   (3)两个与非门Gi、G2构成RS锁存器，低电平触发。比较器Cl和C2的输出Vc,和VC2控制锁存器的状态，也就决定了电路的输出状态。RD是锁存器的外部复位端，低电平有效。

   (4)三极管VTD构成放电开关，其状态受RS锁存器的Q端控制。当Q=l时，VTD饱和导通，此时，放电端（D端，引脚7）如有外接电容，则通过VTD放电。当Q=O时，则VTD截止。由于放电端的逻辑状态与输出VO是相同的，故放电端也可以作为集电极开路输出Vo。