在将两个多位二进制数相加时，FDS6875除最低位以外，其余各位既要考虑本位的被加数和加数，还要考虑低位向本位的进位。也就是将对应位的被加数、加数以及来自低位的进位3个数相加，这种运算称为全加，实现全加运算的逻辑电路称为全加器。全加器真值表如表2.2.2所示。

   用译码器实现组合逻辑函数

   译码器是将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。常见的译码器有二进制译码器、二一十进制译码器和显示译码器等。其中二进制

   表2.2.2  全加器真值表

   译码器由于，z位二进制代码可对应2”个特定含义，对每一组可能的输入代码，仅有一个输出信号为有效逻辑电平，因此可以二进制译码器当做一个最小项发生器。常见的二进制译码器有2线-4线译码器、3线-8线译码器和4线-16线译码器等。图2.2.7为3线-8线译码器74LS138的引脚图。