差分信号输出钟振选择指南

封装 工作电压 输出逻辑 频率范围 产品系列 页码 5x7mm 1.8V,2.5V,3.3V LVDS/LVPECL/HCSL 0.2MHz-3000MHz BZXL75 10-14 5x3.2mm 1.8V,2.5V,3.3V LVDS/LVPECL/HCSL 0.2MHz-3000MHz BZXL53 10-14 3.2x2.5mm 1.8V,2.5V,3.3V LVDS/LVPECL/HCSL 0.2MHz-3000MHz BZXL32 10-14 2.5x2.0mm 1.8V,2.5V,3.3V LVDS/LVPECL/HCSL 13.5MHz-250MHz BZXL25 10-14 正确认识差分晶振 1.什么是差分晶振 顾名思义就是输出是差分信号的晶振，差分晶振是指输出差分信号使用 2 种相位彼此完全相反的信号， 从而消除了共模噪声，并产生一个更高性能的系统。许多高性能的协议使用差分信号，如 SATA，SAS， 光纤通信，10G 以太网等等. 2.差分晶振的作用 差分晶振一般是为 FPGA 或 CPLD 提供稳定时钟信号的，由于 FPGA 或 CPLD 价格都比较昂贵，所以 选择一款稳定的差分晶振十分必要。除了输出信号模式之外，抖动性能也比单端输出的性能好，剩下的 参数就和普通有源晶振差不多了。 3.差分晶振的应用领域 应用于千兆以太网，光纤通道，SAS，PCI Express 服务器，网络，存储，路由器/交换机，光传 输设备，高速信号传输等。 4.差分晶振的好处 ① 能够很容易地识别小信号。② 对外部电磁干扰(EMI)是高度免疫的。 ③ 能够从容精确地处理'双极'信号。 5. LVDS、LVPECL、CML 比较 差分晶振一般用在高速数据传输场合，常见的有 LVDS、LVPECL、HCSL、CML 等多种模式。这些差 分技术都有差分信号抗干扰性及抑制 EMI 的优点，但在性能、功耗和应用场景上有很大的区别。下图 列举了最常用的几种差分信号技术和它们的主要参数。 信号 最大数据速率 输出摆幅 功耗 LVDS 3.125Gbps ±350mv, 低 LVPECL 10+Gbps ±800mv 中到高 CML 10+Gbps ±800mv 中 LVDS 信号的摆幅低，为±350mv, 对应功耗很低。但速率可达 3.125Gbps。总的来说电路简单、功耗和 噪声低等优点，使 LVDS 成为几十 Mbps 及至 3Gbps 应用的首选。 LVPECL 信号的摆幅为±800mv 或更高,所以其功耗是大于 LVDS 信号的。 但同样也据有更高的驱动能 力，可应用于 10Gbps 的高速数据传输。 CML（Current Mode Logic）信号主要靠电流驱动，它的输入和输出是匹配好的，从而减少了外围器 件，使用时直接连接就可以，是高速数据接口形式中最简单的一种。如 XAUI、10G XFI 接口均采用 CML 电平。 LVDS、LVPECL、CML 三种电平都是高速设计中常用的电平，但各有特色： 驱动模式：都属于电流驱动 外部端接：CML 最简单，一般无需外部端接，直接连接即可；LVDS 次之，需在接收端增加一个 100Ω 的终结电阻（内置的不需要）；LVPECL 最复杂，其输出端需偏置到 VCC-2V，输入端需偏置到 VCC-1.3V。 功耗：LVDS 差分对摆幅最小，因此功耗也最小，在相同工作速率下，功耗不到 LVPECL 的三分之一； CML 和 LVPECL 差分对摆幅相对较大，且内部三极管工作于非饱和状态，功耗较大，基于结构上的差 异，CML 的功耗低于 LVPECL。 工作速率：由于 CML 和 LVPECL 内部三极管工作于非饱和状态，逻辑翻转速率高，能支持更高的数据 速率；同时，由于 LVDS 差分对的输入摆幅较小（LVDS 为 100mV，LVPECL 为 310mV，CML 为 400mV； 输出摆幅：LVDS 为 350mV，LVPECL 为 800mV，CML 为 800mV），噪声容限较小，不利于高速传输。 耦合方式：都支持直流耦合和交流耦合。 BZXL系列,表贴六脚晶体振荡器，差分信号输出 产品特点： ●体积小，重量轻. ●可靠性高，抗振动、抗冲击能力强 ●宽工作温度范围（-55°C~+125°C ） ●工作电压1.8V,2.5V，3.3V ●超低抖动性能 ●密封陶瓷封装 应用范围： ●军用通信 、飞行控制 ●各类测试仪器设备 ●汽车、兵器、船舶 ●计算机、无线基站 ●航空、航天产品