深圳市大唐盛世半导体有限公司
手 机：17727572380（程R) 。13008842056(张R）
电 话：0755-83226739
Q Q:626839837。3160836686
微信号：15096137729。13008842056
XCV400E-6FGG676C ： 现场可编程门阵列。公司原装现货。
描述
Xilinx 推出了高密度 XC17V00 系列配置 PROM，它为存储大型 Xilinx FPGA 配置比特流提供了一种易于使用且具有成本效益的方法。 3.3V 系列的初始器件可提供 16 Mb、8 Mb、4 Mb、2 Mb 和 1 Mb 密度。 XC17V00 系列的简化框图请参见图 1 和图 2。XC17V00 PROM 可以使用 FPGA 串行配置模式接口配置 Xilinx FPGA。当。。。的时候
FPGA 处于 Master Serial 模式，它生成一个配置
驱动 PROM 的时钟。访问时间短
时钟上升沿，数据出现在 PROM DATA 输出端
连接到 FPGA DIN 引脚的引脚。 FPGA
生成适当数量的时钟脉冲
完成配置。配置后，它将禁用
舞会。当 FPGA 处于从串行模式时，PROM
并且 FPGA 必须都由输入信号提供时钟。
XC17V08(1) 和 XC17V16 PROM 可以选择
使用 FPGA Parallel(SelectMAP) 配置模式接口配置 Xilinx FPGA。当FPGA处于Master SelectMAP模式时，FPGA产生驱动PROM的配置时钟。当FPGA处于Slave SelectMAP模式时，外部自由运行的振荡器产生驱动PROM和FPGA的配置时钟。在配置时钟 (CCLK) 上升沿之后，数据在 PROM 的数据 (D0-D7) 引脚上可用。数据在随后的 CCLK 上升沿被计时到 FPGA（图 3）。通过使用 CEO 输出来驱动后续器件的 CE 输入，可以连接多个 PROM。该链中所有 PROM 的时钟输入和 DATA 输出互连。所有器件均兼容并可与该系列的其他成员级联。对于器件编程，赛灵思 ISE Foundation 或 ISE WebPACK 软件将 FPGA 设计文件编译为标准的 Hex 格式，然后传输给大多数商业 PROM 编程器。
Miáoshù
特征
一次性可编程 (OTP) 只读存储器，设计用于存储 Xilinx® FPGA 器件的配置比特流
FPGA 的简单接口
可级联存储更长或多个比特流
可编程复位极性（高电平有效或低电平有效）以兼容不同的 FPGA 解决方案
低功耗 CMOS 浮栅工艺
3.3V供电电压
保证 20 年寿命数据保留
采用紧凑型塑料封装：VQ44、PC44、PC20、VO8 和 SO20(1)
领先的程序员制造商的编程支持
使用 ISE® Foundation™ 和 ISE WebPACK™ 软件的设计支持
XC17V16 和 XC17V08(1) 器件的双配置模式
串行慢/快配置（高达 20 Mb/s）
并行（在 20 MHz 时高达 160 Mb/s）
