具有频率合成和时钟抖动降低功能的CS2x00时钟IC
Cirrus Logic的CS2x00 IC的控制方法，硬件模式配置或两者都有区别
Cirrus Logic的CS2x00时钟IC通过其独特的混合模数锁相环（PLL）技术解决了时钟生成和乘法/抖动降低的复杂挑战。这些IC的控制方法，硬件模式配置或两者都有区别，所有这些均通过I2C/ SPI控制端口控制。八个可选模式的功能由用户定义，并通过一次性可编程功能进行配置。
资源资源
CS2100时钟电路IC 特征 高性能模拟/数字PLL时钟乘法器/抖动减少 从抖动或间歇性的50 Hz至30 MHz时钟源生成6 MHz至75 MHz的低抖动输出时钟 时钟产生/频率合成
产生相对于8 MHz至75 MHz参考时钟的低抖动6 MHz至75 MHz时钟 高精度PLL乘法因子
小于1 PPM错误 灵活的控制选项
一次性可编程的硬件模式配置 I2C/ SPI控制端口 可配置的辅助输出
缓冲参考时钟 PLL锁定指示 第二个PLL输出 CLK_IN的缓冲版本 灵活采购参考时钟
外部振荡器或时钟源 支持廉价的本地晶体 最小的电路板空间
无需外部模拟环路滤波器组件 应用领域 音频/视频接收器 数字调音台 舷外A / D和D / A转换器 数字效果处理器 摄录机 卫星无线电系统
