Spartan-6系列提供了领先的系统集成功能，为大容量应用程序提供了最低的总成本。这个由13人组成的家族提供了从3，840到147，443个逻辑单元的扩展密度，其耗电量是以前斯巴达家族的一半，而且连接速度更快，更全面。建立在一个成熟的45纳米低功率铜工艺技术，提供最佳的成本，电力和性能的平衡，斯巴达-6系列提供了一个新的，更有效的双寄存器6输入查找表(LUT)逻辑和丰富的选择内建系统级别的块。其中包括18 KB(2x9 KB)块RAMS、第二代DSP48A1片、SDRAM存储器控制器、增强混合模式时钟管理块、SelectIO技术、功率优化的高速串行收发器块、PCI Express兼容的端点块、先进的系统级电源管理模式、自动检测配置选项，以及通过AES和设备DNA保护增强IP安全性。这些功能为定制ASIC产品提供了一种低成本、可编程的替代品，具有前所未有的易用性。Spartan-6FPGAs为大容量逻辑设计、面向消费者的DSP设计和成本敏感的嵌入式应用提供了最佳解决方案.Spartan-6FPGAs是目标设计平台的可编程硅基础，该平台提供集成的软硬件组件，使设计师能够在开发周期一开始就专注于创新。
技术参数 斯巴达-6 lx fpga：逻辑优化 为低成本而设计的 多有效集成块 I/O标准的优化选择 交错垫 大容量塑料线材包装 低静、动态功率 45 nm工艺优化成本和低功耗 零功耗的Hibernate下电模式 挂起模式保持状态和配置，多引脚唤醒，控制增强。 多电压多标准SelectIO™接口组 每次差分I/O的数据传输速率高达1，080 Mb/s 可选择输出驱动器，每针可达24 mA 3.3V至1.2V I/O标准和协议 低成本的hstl和sstl内存接口 热交换遵从性 可调I/O转换速率以提高信号完整性 lxt fpga中的高速gtp串行收发器 高达3.2GB/s 高速接口包括：串行ATA、Aurora、1G以太网、PCI Express、OBSAI、CPRI、EPON、GPON、DisplayPort和XAUI。 用于PCI Express设计的集成端点块(LXT) 符合33 MHz、32位和64位规范的低成本PCI技术支持。 高效DSP48A1切片 高性能算法与信号处理 快速18x18乘法器和48位累加器 流水线和级联能力 预加法器辅助滤波应用 集成存储器控制器块 DDR、DDR 2、DDR 3和LPDDR支持 数据速率高达800 MB/s(12.8GB/s峰值带宽) 采用独立FIFO的多端口总线结构减少设计时序问题 逻辑容量增加，逻辑资源丰富 可选移位寄存器或分布式RAM支持 高效的6输入LUTS提高性能和最小化功率 用于管道中心应用的双触发器的lut 粒度范围广的块RAM 具有字节写启用功能的快速块RAM 18 KB块，可以可选地作为两个独立的9 KB块Rams编程 提高性能的时钟管理Tile(CMT) 低噪声，柔性时钟 数字时钟管理器(DCMS)消除了时钟偏差和占空比失真。 用于低抖动时钟的锁相环 同时乘法、除法和相移的频率合成 16个低斜率全球时钟网络 简化配置，支持低成本标准。 2引脚自动检测配置 广泛的第三方spi(最多x4)和NOR闪存支持 功能丰富的Xilinx平台Flash与JTAG 多引导支持多比特流远程升级，使用看门狗保护 加强设计保护的安全性 用于设计认证的唯一设备DNA标识符 较大设备中的AES比特流加密 具有增强的、低成本的MicroBlaze™软处理器的更快的嵌入式处理 业界领先的ip和参考设计Spartan-6系列提供了领先的系统集成功能，为大容量应用程序提供了最低的总成本。这个由13人组成的家族提供了从3，840到147，443个逻辑单元的扩展密度，其耗电量是以前斯巴达家族的一半，而且连接速度更快，更全面。建立在一个成熟的45纳米低功率铜工艺技术，提供最佳的成本，电力和性能的平衡，斯巴达-6系列提供了一个新的，更有效的双寄存器6输入查找表(LUT)逻辑和丰富的选择内建系统级别的块。其中包括18 KB(2x9 KB)块RAMS、第二代DSP48A1片、SDRAM存储器控制器、增强混合模式时钟管理块、SelectIO技术、功率优化的高速串行收发器块、PCI Express兼容的端点块、先进的系统级电源管理模式、自动检测配置选项，以及通过AES和设备DNA保护增强IP安全性。这些功能为定制ASIC产品提供了一种低成本、可编程的替代品，具有前所未有的易用性。Spartan-6FPGAs为大容量逻辑设计、面向消费者的DSP设计和成本敏感的嵌入式应用提供了最佳解决方案.Spartan-6FPGAs是目标设计平台的可编程硅基础，该平台提供集成的软硬件组件，使设计师能够在开发周期一开始就专注于创新。
技术参数 斯巴达-6 lx fpga：逻辑优化 为低成本而设计的 多有效集成块 I/O标准的优化选择 交错垫 大容量塑料线材包装 低静、动态功率 45 nm工艺优化成本和低功耗 零功耗的Hibernate下电模式 挂起模式保持状态和配置，多引脚唤醒，控制增强。 多电压多标准SelectIO™接口组 每次差分I/O的数据传输速率高达1，080 Mb/s 可选择输出驱动器，每针可达24 mA 3.3V至1.2V I/O标准和协议 低成本的hstl和sstl内存接口 热交换遵从性 可调I/O转换速率以提高信号完整性 lxt fpga中的高速gtp串行收发器 高达3.2GB/s 高速接口包括：串行ATA、Aurora、1G以太网、PCI Express、OBSAI、CPRI、EPON、GPON、DisplayPort和XAUI。 用于PCI Express设计的集成端点块(LXT) 符合33 MHz、32位和64位规范的低成本PCI技术支持。 高效DSP48A1切片 高性能算法与信号处理 快速18x18乘法器和48位累加器 流水线和级联能力 预加法器辅助滤波应用 集成存储器控制器块 DDR、DDR 2、DDR 3和LPDDR支持 数据速率高达800 MB/s(12.8GB/s峰值带宽) 采用独立FIFO的多端口总线结构减少设计时序问题 逻辑容量增加，逻辑资源丰富 可选移位寄存器或分布式RAM支持 高效的6输入LUTS提高性能和最小化功率 用于管道中心应用的双触发器的lut 粒度范围广的块RAM 具有字节写启用功能的快速块RAM 18 KB块，可以可选地作为两个独立的9 KB块Rams编程 提高性能的时钟管理Tile(CMT) 低噪声，柔性时钟 数字时钟管理器(DCMS)消除了时钟偏差和占空比失真。 用于低抖动时钟的锁相环 同时乘法、除法和相移的频率合成 16个低斜率全球时钟网络 简化配置，支持低成本标准。 2引脚自动检测配置 广泛的第三方spi(最多x4)和NOR闪存支持 功能丰富的Xilinx平台Flash与JTAG 多引导支持多比特流远程升级，使用看门狗保护 加强设计保护的安全性 用于设计认证的唯一设备DNA标识符 较大设备中的AES比特流加密 具有增强的、低成本的MicroBlaze™软处理器的更快的嵌入式处理 业界领先的ip和参考设计
