安捷伦用Cadence设计平台实现90纳米DSP
发布时间:2006/7/11 0:00:00 访问次数:133
据介绍,为了实现这款dsp, 安捷伦使用了cadence soc encounter物理实现工具。作为cadence encounter平台的核心技术之一,soc encounter提供了一个完全的数字ic实现解决方案,该方案包括针对纳米布线的nanoroute ultra的纳米设计。
soc encounter工具据称用全新的设计策略取代了传统的线性设计流程。新的设计方案减少了布线和全芯片集成的时间。soc encounter物理实现工具通过测量设计的物理特性参数来提供更高水平的硅片质量(qos),比如像芯片的面积,性能和功耗。
“我们对于使用cadence encounter设计平台取得的成果感到非常高兴。用90纳米的工艺实现400mhz的dsp,需要先进的工具,”安捷伦asic产品部微处理器设计规划经理jay mcdouga说:“结合了cadence支持的encounter物理实现技术帮助我们成功地使这款芯片按计划上市。”
据介绍,为了实现这款dsp, 安捷伦使用了cadence soc encounter物理实现工具。作为cadence encounter平台的核心技术之一,soc encounter提供了一个完全的数字ic实现解决方案,该方案包括针对纳米布线的nanoroute ultra的纳米设计。
soc encounter工具据称用全新的设计策略取代了传统的线性设计流程。新的设计方案减少了布线和全芯片集成的时间。soc encounter物理实现工具通过测量设计的物理特性参数来提供更高水平的硅片质量(qos),比如像芯片的面积,性能和功耗。
“我们对于使用cadence encounter设计平台取得的成果感到非常高兴。用90纳米的工艺实现400mhz的dsp,需要先进的工具,”安捷伦asic产品部微处理器设计规划经理jay mcdouga说:“结合了cadence支持的encounter物理实现技术帮助我们成功地使这款芯片按计划上市。”
上一篇:IR推出单片式电机解决方案