eeprom 可编程 3‑pll 时钟发生器详解

典型器件：fs6370、cdce937‑q1，片内集成3 路独立 pll + 片上非易失 eeprom，上电自动加载 eeprom 预存配置，不需要 mcu 开机初始化；支持 i2c 在线改写寄存器 / eeprom，单颗芯片输出多路相互无关的时钟，替代多颗独立晶振 / 振荡器，降低 bom 与 pcb 面积。

核心区别：普通寄存器型时钟，掉电配置丢失，上电必须 mcui2c 初始化；带 eeprom 的 3‑pll 时钟，上电直接运行预烧录参数，无 mcu 也可以工作。

一、架构原理1 路外部晶振作为公共参考输入（典型 5‑27mhz），供给3 路完全独立整数 pll（plla、pllb、pllc），每路 pll 包含参考分频、鉴频鉴相 pfd、电荷泵、内部环路滤波器、vco、反馈分频器；三路 pll 输出送入多路选择器，后接独立后分频器，驱动多路时钟输出引脚。

每一路 pll 可以设置不同倍频系数，输出完全无关的 vco 频率；

输出多路 mux 可以任意选择 3 个 pll 中任意一路，再经过后分频得到最终输出时钟；

片上 eeprom：存储 pll 分频、环路参数、输出分频、输出使能、驱动强度；上电复位自动加载 eeprom 配置到工作寄存器，芯片直接输出时钟；i2c 可以临时改写寄存器（易失），也可以写入 eeprom 永久保存配置。

支持单路 / 多路 pll 独立断电，降低静态功耗，不用的 pll 可以关闭。

关键能力

三路 pll 相互独立，可以同时生成 3 种完全不相关高频 vco；

多路输出可自由路由到任意一路 pll，输出多路不同频率；

eeprom 出厂烧录，整机不需要软件初始化时钟；也可整机后 i2c 现场改写；

部分型号支持 ssc 扩频调制，降低 emi；可配置输出驱动强?取⑷????阅Ｊ健?

二、代表器件1）fs6370（on，经典 3‑pll eeprom 时钟发生器）

3 路独立整数 pll；片上 128bit eeprom；i2c 接口；

输入晶振：5~27 mhz；3.3v‑5v 供电；

4 路输出 clk_a/b/c/d；每路 mux 可以选择三路 pll 之一 + 独立后分频；

sel_cd 硬件引脚，可硬件切换两组预存配置；

全部 pll、输出驱动可独立断电；输出三态用于 pcb 测试；

应用：工业 mcu/fpga 多时钟、多媒体、需要多组无关时钟，不想软件初始化时钟的硬件。

2）cdce937‑q1（ti 车规 3‑pll vcxo，带 eeprom）德州仪器

3 路 pll，支持 vcxo，支持 ssc 扩频（向下扩频 / 中心扩频）；

最多 7 路 lvcmos 输出，最高 230 mhz；内核 1.8v，输出电源独立 1.8/2.5/3.3v；

片上 eeprom，上电自动加载配置；i2c；3 个硬件控制引脚 s0/s1/s2，引脚切换多套 eeprom 配置；

车规 aec‑q100，‑40~125℃；用于车载信息娱乐、adas 摄像头。

注意：si5351 为 3 个 multisynth 分数分频，不是 3 个独立 pll，架构不同，不要混淆。

三、关键参数指标

表格参数说明pll 数量3 路独立 pll，每路拥有独立参考 / 反馈分频、环路滤波器配置非易失存储片内 eeprom；上电自动加载；i2c 可读写；典型 1000 次擦写??４?10 年参考输入外部晶体（5‑27mhz）或外部 lvcmos 参考时钟输出多路 lvcmos；?懒⒑蠓制担皇涑龅缪箍啥懒⒐┑缱龅缙阶??；可三态??可关闭驱动ssc 扩频部分型号支持，用于降低 emi控制接口i2c（400khz fast‑mode）；硬件选择引脚切换多套配置功耗pll 可单独关闭；开启 pll 数量越多电流越大；全部关闭功耗最低抖动整数 pll，周期抖动几十 ps 级别；不适合超高速 serdes，适合 mcu、fpga、外设接口时钟工作温度工业‑40~85℃；车规版本‑40~125℃四、两种工作模式

eeprom 独立运行模式（最重要）

上电复位，芯片自动把 eeprom 内部预烧录参数加载寄存器，直接输出多路时钟；不需要 i2c，不需要 mcu 参与。适合上电即运行、无软件初始化场景。

i2c 动态配置模式

mcu 通过 i2c 改写易失寄存器，实时改变频率、开关输出；可选择把当前寄存器参数写入 eeprom，永久保存。

i2c 改写寄存器只是临时生效，断电丢失；只有执行 eeprom 写操作，参数永久保存。

五、典型应用场景

fpga/mpu 多时钟系统：单颗芯片同时提供 cpu 内核时钟、ddr 时钟、spi/ethernet 外设时钟，替代多颗晶振，简化时钟树；上电直接输出时钟，不需要软件初始化。

车载电子（cdce937‑q1）：车机、adas 摄像头，ssc 扩频降低 emi，硬件引脚切换多套时钟配置，满足 cispr‑25。

工业测量仪表：多路无关采样 / 接口时钟，减少板上晶振数量，提升可靠性。

硬件自动启动系统：mcu 启动前就需要稳定时钟，不允?淼却?i2c 软件初始化。

批量生产可定制时钟：同一 bom，生产阶段通过编程器烧录 eeprom，实现不同产品输出不同时钟频率。

六、硬件设计要点

晶振部分：芯片内部集成可编程负载电容，匹配晶体负载电容，减少外部电容；晶振走线尽量短，远离开关噪声。

eeprom 注意擦写寿命：eeprom 擦写次数有限，产品正常运行中不要频繁写 eeprom；只在生产烧录或者产品配置变更时写入，运行时只改写易失寄存器。

i2c 总线：i2c 上拉电阻；如果不需要动态配置，i2c 总线可以悬空，芯片直接运行 eeprom 默认配置。

电源退耦：内核电源、输出电源分别就近 0.1μf 陶瓷电容；输出电源 vddo 可以独立设置，实现 1.8v/2.5v/3.3v 电平转换。

功耗优化：不用的 pll 在 eeprom 配置中直接关闭，降低静态电流；不用输出关闭驱动，输出三态。

抖动考量：该类多整数 pll 时钟适合数字逻辑、外设接口；高速串行 serdes（pcie，以太网）需要更高性能抖动清洁器件。

硬件选择引脚 sel/s0‑s2：可以在 eeprom 存储多套配置，硬件引脚电平选择不同时钟方案，无需软件。

七、文档可用简短描述（复制直接进方案）

eeprom 可编程 3‑pll 时钟发生器，集成三路独立整数锁相环与片上 eeprom，由单一外部晶振做参考，可生成多路相互独立的时钟输出；上电自动加??eeprom 存储配置，无需 mcu 初始化即可输出时钟，支持 i2c 接口动态修改寄存器参数，也可将配置写入 eeprom 永久保存。支持 pll 独立关断实现功耗控制，部分型号支持 ssc 扩频改善 emi，输出支持独立电平域；用于 fpga/mpu 多时钟域系统、车载电子、工业仪表，可替代多颗分立晶振，简化 bom 及时钟树设计。

注：仅供学习参考