位置:51电子网 » 电子资讯 » 设计技术

FIFO 缓冲多通道音频串行端口 (McASP)

发布时间:2021/6/15 8:21:50 访问次数:1412

tms320c6745

低功耗 c674x 浮点 dsp-456mhz,qfp


优势特征:

ti dsp/bios™

芯片支持库和dsp库

字节可寻址(8、16、32 和 64 位数据)

8 位溢出保护

紧凑型 16 位指令

灵活的 ram/缓存分区(l1 和 l2)

增强型直接内存访问控制器 3 (edma3):

64 个通用寄存器(32 位)

混合精度 ieee 浮点乘法支持高达:

异常支持错误检测和程序重定向

128kb ram 共享内存

3.3v lvcmos i/o(usb 接口除外)

两个外部存储器接口:

具有 256 mb 地址空间32 位或 16 位 sdram

具有 128 mb 地址空间的 16 位 sdram

三个可配置的 16550 型 uart 模块:

带安全数据 i/o (sdio) 多媒体卡 (mmc)

安全数字 (sd) 卡接口

可编程实时单元子系统 (pruss)

两个独立的可编程实时单元 (pru) 内核

32 位加载和存储 risc 架构

三个多通道音频串行端口 (mcasp):

10/100 mbps 以太网 mac (emac):

符合 ieee 802.3(仅 3.3v i/o)

rmii 媒体独立接口

管理数据 i/o (mdio) 模块

三个 32 位增强型捕捉 (ecap) 模块。

产品概述:

tms320c6745

是一款基于 tms320c674x dsp 内核

低功耗数字信号处理器。

内核使用基于两级缓存的架构。

1 级程序缓存 (l1p) 是 32 kb 直接映射缓存,

1 级数据缓存 (l1d) 是 32 kb 2 路组关联缓存。

2 级程序缓存 (l2p) 包含一个 256 kb 的内存空间,

在程序和数据空间之间共享。

l2 内存可以配置为映射内存、缓存或两者的组合。

外设集包括:

一个 10/100 mbps 以太网 mac (emac),

带有管理数据输入/输出 (mdio) 模块;

两个 i2c 总线接口;

3 个带 16/9 串行器

fifo 缓冲器的多通道音频串行端口 (mcasp);

两个 64 位通用定时器,

每个都可配置(一个可配置为看门狗);

一个可配置的 16 位主机端口接口 (hpi);

多达 8 组 16 个引脚的通用输入/输出 (gpio),

具有可编程中断/事件生成模式,

3 个 uart 接口(一个带有 rts 和 cts);

三个增强型高分辨率脉宽调制器 (ehrpwm) 外设;

三个 32 位增强型捕捉 (ecap) 模块外设,

可配置为 3 个捕捉输入

3 个辅助脉宽调制器 (apwm) 输出;

两个 32 位增强型正交编码脉冲 (eqep) 外设;

和 2 个外部存储器接口:

用于较慢存储器或外围设备的异步

sdram 外部存储器接口 (emifa),

以及用于 sdram 的高速存储器接口 (emifb)。

来源:texasinstruments.如涉版权请联系删除。图片供参考

tms320c6745

低功耗 c674x 浮点 dsp-456mhz,qfp


优势特征:

ti dsp/bios™

芯片支持库和dsp库

字节可寻址(8、16、32 和 64 位数据)

8 位溢出保护

紧凑型 16 位指令

灵活的 ram/缓存分区(l1 和 l2)

增强型直接内存访问控制器 3 (edma3):

64 个通用寄存器(32 位)

混合精度 ieee 浮点乘法支持高达:

异常支持错误检测和程序重定向

128kb ram 共享内存

3.3v lvcmos i/o(usb 接口除外)

两个外部存储器接口:

具有 256 mb 地址空间32 位或 16 位 sdram

具有 128 mb 地址空间的 16 位 sdram

三个可配置的 16550 型 uart 模块:

带安全数据 i/o (sdio) 多媒体卡 (mmc)

安全数字 (sd) 卡接口

可编程实时单元子系统 (pruss)

两个独立的可编程实时单元 (pru) 内核

32 位加载和存储 risc 架构

三个多通道音频串行端口 (mcasp):

10/100 mbps 以太网 mac (emac):

符合 ieee 802.3(仅 3.3v i/o)

rmii 媒体独立接口

管理数据 i/o (mdio) 模块

三个 32 位增强型捕捉 (ecap) 模块。

产品概述:

tms320c6745

是一款基于 tms320c674x dsp 内核

低功耗数字信号处理器。

内核使用基于两级缓存的架构。

1 级程序缓存 (l1p) 是 32 kb 直接映射缓存,

1 级数据缓存 (l1d) 是 32 kb 2 路组关联缓存。

2 级程序缓存 (l2p) 包含一个 256 kb 的内存空间,

在程序和数据空间之间共享。

l2 内存可以配置为映射内存、缓存或两者的组合。

外设集包括:

一个 10/100 mbps 以太网 mac (emac),

带有管理数据输入/输出 (mdio) 模块;

两个 i2c 总线接口;

3 个带 16/9 串行器

fifo 缓冲器的多通道音频串行端口 (mcasp);

两个 64 位通用定时器,

每个都可配置(一个可配置为看门狗);

一个可配置的 16 位主机端口接口 (hpi);

多达 8 组 16 个引脚的通用输入/输出 (gpio),

具有可编程中断/事件生成模式,

3 个 uart 接口(一个带有 rts 和 cts);

三个增强型高分辨率脉宽调制器 (ehrpwm) 外设;

三个 32 位增强型捕捉 (ecap) 模块外设,

可配置为 3 个捕捉输入

3 个辅助脉宽调制器 (apwm) 输出;

两个 32 位增强型正交编码脉冲 (eqep) 外设;

和 2 个外部存储器接口:

用于较慢存储器或外围设备的异步

sdram 外部存储器接口 (emifa),

以及用于 sdram 的高速存储器接口 (emifb)。

来源:texasinstruments.如涉版权请联系删除。图片供参考

热门点击

推荐电子资讯

EMC对策元件
应用: 汽车以太网系统的车载多媒体信息娱乐系统,如驾... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式