lxt988qc图7例6.3.2状态分配后,特性表提供了在不同现态和输人条件下所对应的的状态图次态。而在时序电路设计时,状态表已列出现态到次态的转换关系,希望推导出触发器的激励条件。所以需将特性表做适当变换,以给定的状态转换为条件,列出所需求的输入信号。这样的表格称为激励表。根据表5.4.2建立的jk触发器激励表如表6.3,4所示。表中的×表示其逻辑值与该行的状态转换无关。

表6.3.4器的激励表,根据图6.3,7和表6.3.4可以列出状态转换真值表及两个触发器所要求的激励信号,如表6,3,5所示c据此,分别画出两个触发器的输人j、Κ和电路输出y的卡诺图,如图6,3.8所示。图中,不使用的状态均以无关项×填人。化简后得到激励方程组和输出方程

fj=qa k1=a

tjo=a -ko=y=o1a

同步时序逻辑电路的设计里采取00→01→11→00的变化顺序,可能会使其中的组合电路相对简单。于是,令c=00,a=01,c=11,得到状态分配后的状态图,如图6.3,7所示。

选择触发器类型,用小规模集成的触发器芯片设计时序电路时,选用逻辑功能较强的jk触发器可能得到较简化的组合电路。

确定激励方程组和输出方程组,用jk触发器设计时序电路时,电路的激励图6.3.10例6,始状态表,根据图状态化简.

观察表6.3.6发第一步化简的结果:出栏中的状态g。

不同步时序逻辑电路的设计,,以/y现态(sn)次态/输出(sn+/y)次态/输出(sn+1/y),现态(sn)a=1次态/输出(sn+1/y)现态次态/输出(s″+l/y).的三种状态分配方案,本例按状态配状态的

确定激励方程组和输出方程组,该电路需要用3个d触发器实现,它们的输出分别为q2、0l、o0。于是,由表6,3.10可得状态转换真值表,如表6.3.11所示。

由于d触发器特性方程为qn+1=d,所以根据表6,3,11,可以直接画出d2、d1、do和y的卡诺图如图6.3.12所示,未应用的状态可作为无关项×填人。

表6.3,11 例6,3,3的状态转换真值表q+1(d2)  ql+1(di)  q1(do)自然二进制码.

深圳市唯有度科技有限公司http://wydkj.51dzw.com/