si4963dyt1如前所述,对于图6.2,1所示的米利型电路,若输入信号a存在较大噪声,则可能错误地触发进位操作,如图6.2.3中②所示。如果删除图6.2.1中且和与门g2输人之间的连线,将电路转化为穆尔型,则能使输出信号y仅取决于电路的状态,其变化始终与时钟同步,而输入信号a影响电路状态的时间仅限于cp脉冲上升沿前后的瞬间,从而提高了电路的抗干扰性能。

同步时序电路的分析过程可分为哪几个步骤?

在分析同步时序电路时,输出方程组、激励方程组和状态方程组是怎样导出的?

怎样通过输出方程组和状态方程组得到状态表?进而如何导出状态图和时序图?

米利型和穆尔型时序电路在输出特性上有何不同?

电路设计同电路进行描述及使用可编程逻辑器件设计时序电路的基础。了解这些设计方法,亦有助于理解成品时序集成电路的电路结构和工作原理。

设计同步时序逻辑电路的一般步骤,设计同步时序逻辑电路的一般过程如图6.3.1所示。

原始状态图和原始状态表,确定激励方程组输出方程组,画出逻辑图并检查自启动能力,电路同步时序电路的设计过程,态简状化态配状分晕器占藓发钽.

编码方案是难以一一进行仔细比较的。一般来说,选取的编码方案应该有利于所选触发器的激励方程及输出方程的化简以及电路的稳定可靠。有时,遵循状态变化的顺序,以自然二进制数递增顺序编码可简化电路。而使用具有一定特征的编码,例如格雷码,则有利于减少状态输出出现竞争冒险的可能性。状态分配完成,则可将简化状态图和状态表中的字符替换为状态编码。

选择触发器类型,触发器类型选择的余地实际上是非常小的。小规模集成电路的触发器产品,大多是d触发器和jk触发器。由于单个jk触发器具有较强的功能,选择它有时可使设计灵活方便。中规模集成电路大多已组成为功能模块,对于电路设计来说已无选择余地。如前所述,很多可编程逻辑器件中采用d触发器来实现时序逻辑设计,如果有特殊要求,用d触发器也非常容易构成其他逻辑功能的触发器。

确定激励方程组和输出方程组,根据状态分配后的状态表,用卡诺图或其他方式对逻辑函数进行化简,可求得电路的激励方程组和输出方程组。这两个方程组决定了同步时序电路的组合电路部分。

画出逻辑图,并检查自启动能力,按照前一步导出的激励方程组和输出方程组,可画出接近工程实现的逻辑电路图。

有些同步时序电路设计中会出现没有用到的无效状态,当电路上电后有可能陷入这些无效状态而不能退出,因此,设计的最后一步应检查电路是否能进人有效状态,即是否具有自启动能力。如果不能自启动,则需修改设计。有些时序电路要求必须从指定的初始状态开始工作,而不允许从任何其他状态启动。这时,应利用触发器的直接置0、置1功能,在开始工作之前先将电路置为有效状态。图6.3.2(a)所示+/cc+uc,为一低电平手动复位信号产生电路,当按键开关按下,则产生低电平复位及信reser,按键抬起,系统则进人正常工作状态。图6.3.2(b)所示为一种上电自动复位电路,它利用电容两端s电压不能突变的原理,在上电之初将100kΩ,复位信号reset保持在低电平,将系统预置为初始状态。随着电源+ycc通过电阻r对电容c充电,使c两端电压图6.3,2复位电路逐渐升高,经过一段时间之后,reser (a)手动复位电路(b)上电自动复位电路时序逻辑电路.

深圳市唯有度科技有限公司http://wydkj.51dzw.com/