OD3010-05HB 跨越逻辑阈值转变为高电平

发布时间:2020/1/17 18:11:53 访问次数:2950

od3010-05hb下面对设计过程中的主要步骤加以说明。

由给定的逻辑功能建立原始状态图和原始状态表通常,所要设计的时序电路的逻辑功能是通过文字、图形或波形图来描述的,首先必须把它们变换成规范的状态图或状态表。这种直接从图文描述得到的初始状态图或状态表称为原始状态图或原始状态表。这个过程是对实际问题进行分析的过程,具体做法是:

明确电路的输入条件和相应的输出要求,分别确定输入变量和输出变量的数目和符号。同步时序电路的时钟脉冲cp(或cp)一般是不作为输人变量考虑的。

找出所有可能的状态和状态转换之间的关系。不同的状态可先以字符来区别。可以假定一个初始状态,以该状态作为现态,根据输人条件确定输出及次态。以此类推,直到把每一个状态的输出和向下一个可能转换的状态全部找出后,则建立起原始状态图。

根据原始状态图建立原始状态表。由于以后所有的设计步骤都将在原始状态图或原始状态表的基础上进行,只有在它们全面、正确反映给定设计要求的条件下,才有可能获得成功的设计结果。

状态化简,原始状态图或原始状态表很可能隐含多余的状态,去除多余状态的过程称为状态化简,其目的是减少电路中触发器及门电路的数量,但不能改变原始状态图或原始状态表所表达的逻辑功能。状态化简建立在等价状态的基础上:如果两个状态为现态,相同输入所生的输出,及立的态均全相同,则这两个状态称为等价状态,凡是两个等价状态都可以合并成一个状态而不改变输人一输出关系。在6.2.3节将通过实例进行具体说明。

状态分配对每个状态指定一个特定的二进制代码,称为状态分配或状态编码。编码方案不同,设计出的电路结构也就不同。编码方案选择得当,设计结果可能相对简单。

首先,要确定状态编码的位数。同步时序电路的状态取决于触发器的状态组合,触发器的个数而即状态编码的位数。而与状态数盯一般应满足如下关系

2u<u≤2u) (6.3.1)

其次,要对每个状态确定编码。从2n个状态中取n个状态组合可能存在多种不同方案,随着n值的增大,编码方案的数目会急剧增多,面对大量的研究证明,从n位编码中取lr个状态,其可能的状态分配方案数目为u=3,Ⅳ=5,其可能的编码方案总数达6720.

信号才跨越逻辑阈值转变为高电平,使系统脱离复位状态而进入正常工作状态。设计了复位电路的时序电路则不必考虑自启动问题。需要说明的是,上述步骤是设计同步实际设计中并不是每一步都要执行,可根据具体情况,这通过6.3.2节的设计实例可以看出。

电路设计例6,3,1 用d触发器设计一个8421 bcd码同步十进制加计数器。解:计数器实际上是对时钟脉冲进行计数,每来一个时钟脉冲,计数器状态改变一次。8421 bcd码十进制加计数器在每个时钟脉冲作用下,触发器输出编码值加1,编码顺序与8421 bcd码一致,每十个时钟脉冲完成一个计数周期。由于电路的状态数、状态转换关系及状态编码等都是明确的,因此设计过程较简单,没有必要拘泥于6.3.1节所述的设计步骤。