XC2S100E-6PQ208C

XC2S100E-6PQ208C属性

---

XC2S100E-6PQ208C描述

深圳市大唐盛世半导体有限公司

手 机：17727572380（程R) 。13008842056(张R）

电 话：0755-83226739

Q Q:626839837。3160836686

微信号：15096137729。13008842056

XC2S100E-6PQ208C ： 现场可编程门阵列 ​。公司原装现货。

介绍
Spartan®-IIE 现场可编程门阵列系列
为用户提供高性能、丰富的逻辑资源，
以及丰富的功能集，所有这些都以极低的价格提供。这
七人系列提供从 50,000 到 600,000 个系统门的密度，如表 1 所示。系统性能支持超过 200 MHz。功能包括块 RAM（至 288K 位）、分布式 RAM（至 221,184 位）、19 个可选 I/ O 标准和四个 DLL（延迟锁定循环）。快速、可预测的互连意味着连续的设计迭代继续满足时序要求。 Spartan-IIE 系列是替代
掩码编程的 ASIC。 FPGA 避免了传统 ASIC 的初始成本、冗长的开发周期和固有风险。此外，FPGA 可编程性允许现场设计升级，无需更换硬件（ASIC 不可能）。
特征
第二代 ASIC 替代技术 - 密度高达 15,552 个逻辑单元和多达 600,000 个系统门
基于 Virtex®-E FPGA 架构的精简功能
无限的系统内可重编程性
成本极低
经济高效的 0.15 微米技术
系统级功能
SelectRAM™ 分层存储器：
16 位/LUT 分布式 RAM
可配置的 4K 位真双端口 Block RAM

与外部 RAM 的快速接口
完全 3.3V PCI 兼容 64 位 66 MHz 和 CardBus 兼容
低功耗分段路由架构
用于高速运算的专用进位逻辑
高效的乘法器支持
用于宽输入函数的级联链
具有使能、设置、复位功能的丰富寄存器/锁存器
用于高级时钟控制的四个专用 DLL
消除时钟分配延迟
乘法、除法或相移
四个主要的低偏移全局时钟分配网络
IEEE 1149.1 兼容边界扫描逻辑
多功能 I/O 和封装
无铅封装选项
提供各种密度的低成本封装
通用封装中的系列封装兼容性
19种高性能接口标准
LVTTL、LVCMOS、HSTL、SSTL、AGP、CTT、GTL
LVDS 和 LVPECL 差分 I/O- 多达 205 个差分 I/O 对，可以是输入、输出或双向
热插拔 I/O（CompactPCI 友好）
内核逻辑以 1.8V 供电，I/O 以 1.5V、2.5V 或 3.3V 供电
由强大的 Xilinx® ISE® 开发系统提供全面支持
全自动映射、放置和布线
与设计输入和验证工具集成
广泛的 IP 库，包括 DSP 功能和软处理器

---

XC2S100E-6PQ208C相关产品