H5TQ2G63BFR-PBC
H5TQ2G63BFR-PBC属性
- 0
- HYNIX
H5TQ2G63BFR-PBC描述
H5TQ2G63BFR-PBC
描述
H5TQ2G63BFR是2,147,483,648位CMOS双数据速率III(DDR3)同步DRAM,适合的主内存的应用程序需要大内存密度和高带宽。海力士2 GB DDR3 内部提供充分完全同步操作参考时钟的上升和下降的边缘。尽管所有地址和控制输入闩锁的边缘上升CK(CK)的边缘下降,数据,数据用闪光灯和面具写入数据采样是在上升和下降的边缘。数据路径内部流水线和8位预取的实现非常高的带宽。
H5TQ2G63BFR-PBC
特性
•VDD = VDDQ = 1.5 v + / - 0.075 v
•完全微分时钟输入(CK、CK)操作斯特罗布
•微分数据(dq,dq)
•在芯片DLL对齐DQ、DQ和DQ与CK过渡过渡
•DM面具写数据输入在上升和下降斯特罗布的边缘数据
•所有地址和控制输入数据除外,数据用闪光灯和数据掩盖了锁定的上升的边缘的时钟
•可编程CAS延迟6、7、8、9、10、11、12、13 和14个支持
•可编程添加剂延迟0,CL-1,CL-2 支持
•可编程CAS写延迟(CWL)= 5,6,7,8,9
•可编程脉冲串长度与咬4/8顺序和交错模式
•提单开关
•8银行
•平均刷新周期(Tcase 0摄氏度~ 95摄氏度) - 7.8μs在0摄氏度~ 85 oC - 3.9μs在85度~ 95度
•汽车自我更新的支持
•96年JEDEC标准球FBGA(x16)
•驱动力量选择电子病历
•动态模终止支持
•异步复位销支持
•ZQ校准支持
•写Levelization支持
•在死热传感器的支持
•8位预取
模式寄存器MR1
模式寄存器MR1存储数据启用,禁用DLL,输出驱动力量,Rtt_Nom阻抗、添加剂延迟写水准启用,TDQS启用和Qoff。模式寄存器1是写的主张低CS,RAS,中科院,我们,BA0和低BA1 BA2高,同时控制的状态地址。
欢迎咨询:联系方式如下
名称: 深圳华永泰科技有限公司
地址: 深圳市福田区中航路都会轩3007-3009室
电话: 0755-82558684 13590342264
传真: 0755-82530730
QQ : 2355301425
联系人:陈先生
邮箱: jackly@hytic.net