【特点3个相同的双向链路信道，允许在全双工通信从1.25到200 Mbit / s的每个方向上可选择的】,IC型号TSS901EMA-E,TSS901EMA-E PDF资料,TSS901EMA-E经销商,ic,电子元器件-51电子网

特点

3个相同的双向链路信道，允许在全双工通信

从1.25到200 Mbit / s的每个方向上可选择的传输率

通信存储器接口（ COMI ）提供自主访问到

这是由一个仲裁单元控制通信存储器，允许两个

TSS901E共享一个双口RAM ，无需外部仲裁

可扩展的数据总线宽度（ 8/16/32位）允许与任何CPU类型灵活的集成

很少或大端模式配置

AHOst控制接口（ HOCI ）为读/写访问的TSS901E

配置寄存器和到DS链路信道用于控制CPU

通过三个环节中的一个设备控制允许其在系统中使用，无需本地

调节器

链路断开检测和校验的令牌（数据和控制）的水平;可能

校验和生成用于数据包级别的检查

节电模式依赖于自动降低传输速率

在TSS901E （也称为SMCS332 ）的Auser手册，请访问：

http://www.omimo.be/companies/dasa_000.htm

设计爱特梅尔MG1140E矩阵和包装成MQFPL196

TRIPPLE指向

点IEEE 1355

高速

调节器

说明与应用

该TSS901E提供数据选通链路之间的接口 - 根据

IEEE标准1355年至1995年规范背着一个简单的处理器间通信

协议 - 以及一个CPU的数据处理节点和通信，并

数据存储器。

该TSS901E提供interpro-的主要部分支持硬件执行

处理器通信协议：一个多处理器的两个节点之间的数据传输

系统以最小的主机CPU干预执行。该TSS901E可以执行

简单的命令，以提供对系统的控制功能基本功能;规定的

容错功能中也存在。

虽然TSS901E最初的开发是在多处理器系统中使用

高速链路的标准化是一个重要的问题，并在可靠性是

的要求，它可以被应用，如异构系统或MOD-使用

ULES没有特别喜欢的图像压缩芯片的任何通信功能，有些

信号处理器，专用的可编程逻辑或大容量存储器。

该TSS901E也可在单个载系统中使用，其中标准化高

高速接口需要，并含有"non - intelligent"模块，系统

作为能够与TSS901E组装进行A / D转换器或传感器接口

感谢"control由link"功能。

TSS901E

版本C - 24 - 8 - 01

TSS901E

介绍

该TSS901E根据IEEE提供数据选通链路之间的接口

标准规范1355年至1995年开展了简单的处理器间通信原型

COL

(1)

和数据处理的节点包括一个CPU和通信和数据的

内存。该TSS901E提供硬件支持执行SIM-的主要部分的

PLE间通信协议，特别是：

数据的多处理器系统的两种模式之间转移以最小的主机

CPU的干预，

执行简单的命令，以提供对系统控制的基本特征

功能，

提供容错功能。

然而，随着禁用的功能，如协议处理或减少

传输速率（ TSS901E自动降低传输速率发送空令牌）

还支持低功耗。

图1 。

TSS901E框图

接受

COMI

RX1_DS

TX1_DS

万家乐

CELL

CADR

CCTRL

CDATA

协议

HADR

HCTRL

发送

HOCI

通道1

提示

HDATA

RX2_DS

TX2_DS

通道2

PRCI

RCPU

SES

UTIL

RX3_DS

TX3_DS

通道3

TEST

JTAG

目标应用程序是由可伸缩的支持异构多处理器系统

接口包括小/大端交换。该TSS901E连接模块

不同的处理器（例如TSC21020F ， ERC32 ， TSC695E和其它物质）。任何形式的网络

工作拓扑可以通过高速点至点IEEE1355联来实现

（见应用程序）。

Rastetter P.等人，简单的处理器间通信协议规范， DIP-

SAPII - DAS - 31-01 ，第3期， 96年8月10日，也可在同一网站的用户

指导。

版本C - 24 - 8 - 01

接口

该TSS901E由以下部分构成（参见图1）：

双向链路信道，

所有包括在DS链路的宏小区（DSM），接收

和发送部分（每个都包括的FIFO ）和一个协议处理单元（ PPU）。

每个通道允许全双工通信可达每个方向200兆比特/秒。

随着协议的命令执行支持通信的更高的水平。

链路断开检测和校验，在令牌的水平执行。一

校验和生成用于检查在数据包级别可以被使能。

发射率是1.25和200兆位/秒之间选择;附加功率

节省模式可以使能，其中，所述传输速率自动降低到10

当只有空令牌正在通过链路传输兆比特/秒。默认传输

麻省理工学院的速率为10Mbit /秒。对于特殊的应用程序的数据传输速率可

编程，甚至低于10 Mbit / s的值;尽可能低的（是内

IEEE- 1355规格）发射率是1.25兆比特/秒（下一个值是2.5和5

兆比特/秒）。

通信存储器接口（ COMI ）

自治区进行访问的

模块来存储数据的通信存储通过链接或读取接收

数据经由链路进行传输。该COMI由个人记忆

地址生成器为每个DS的接收和发送方向上链接信道。

到所述存储器的访问可通过仲裁单元提供一个公平控制的

仲裁方案。两个TSS901E可以无需外部共享一个DPRAM

仲裁。

数据总线宽度为可扩展的（ 8/16/32位），以允许任何灵活的集成

CPU类型。

操作小或大尾数模式是通过内部寄存器进行配置。

主要利益中心地址总线为16位宽允许多达64K字直接访问

在DPRAM 。提供了两个片选信号，让64K分裂

在两个存储体的地址空间。

主机控制接口（ HOCI ）

给出的读写访问TSS901E

配置寄存器和到DS链路信道的控制的CPU 。观看

来自CPU的接口的作用类似于外围生成确认

同步数据传输和位于某处的CPU的

地址空间。

数据包可以传送或直接通过HOCI接收。在这种情况下， COM的

通信存储器（DPRAM ）不是严格必要的。然而，在这种情况下

数据包的大小应限制，以避免频繁的CPU相互作用。

数据总线宽度为可扩展的（ 8/16/32位），以允许任何灵活的集成

CPU类型。字节对齐方式可以为很少或大端模式进行配置

通过外部引脚。

此外，该HOCI包含中断了信号的TSS901E能力

提供一个中断输出，中断状态寄存器和中断屏蔽寄存器

到本地CPU 。

一个特殊的引脚提供的TSS901E控制之间选择了HOCI或

链接。如果由链路控制被使能时，主机数据总线作为一个32位的一般用途

造成接口（ GPIO ）。

协议命令接口（ PRCI ）

从所有收集的解码命令

PPU的，并通过5个特殊的引脚将它们转发到外部电路。

JTAG测试接口

表示指定的边界扫描测试规定

联合测试行动组（JTAG ）的IEEE标准1149.1 。该TSS901E “

测试访问端口和片上电路是完全符合IEEE 1149.1

规范。测试访问端口使电路的边界扫描测试

连接到TSS901E I / O引脚。

TSS901E

版本C - 24 - 8 - 01

TSS901E

操作模式

根据预期的TSS901E的操作的不同的协议格式，

两个主要的操作模式落实到TSS901E 。操作模式

通过设置相应的配置选择单独为每个链路信道稳压

经由HOCI或经由链路存器。

透明模式（默认复位后）：

该模式允许完全透明

不执行的任何解释两个节点之间的数据传输

databytes并没有产生任何承认。它是完全取决于主机

的CPU来解释所接收的数据，并生成是否需要确认。

该TSS901E接受EOP1和EOP2控制令牌，包分隔符和

产生自主EOP1 / EOP2 （如配置）标记的每个结束后

传输数据包。

该模式还包括：作为一个特殊的子模式：

–

蛀洞路由：

该模式允许通过的数据包的硬件路由

TSS901E.

简单的处理器间通信（SIC）的协议模式：此模式下执行

简单的处理器间通信协议，在协议中所述

规范

(1)

。该协议的以下功能被实现成

TSS901E ：

–

第4数据令牌的报头字节的协议的解释

简单的控制命令，作为在所述的自主执行

协议规范

(1)

接收的数据包，如果配置的自治确认

在发射方向上没有解释数据的进行。这意味着，对于

发送的报文，这四个标题字节必须由主机CPU产生并

如从通信存储器读出的第一数据必须是可用的。

EOP1 / EOP2控制令牌是由TSS901E当一个自动插入

从通信存储器配置的传输已完成。

Rastetter P.等人，简单的处理器间通信协议规范， DIP-

SAPII - DAS - 31-01 ，第3期， 96年8月10日，也可在同一网站的用户

指导。

版本C - 24 - 8 - 01

TSS901E控制通过链接

在TSS901E的一个特点是，不仅通过HOCI但要控制TSS901E的可能性

通过三个环节之一。这允许使用在系统中的TSS901E没有本地

控制器（ μ控制器， FPGA等）。由于HOCI在此操作已不再使用

模式，它是可用的，而不是作为一组的通用I / O（GPIO ）线。

蛀洞路由

该TSS901E引入类似于实施路由虫洞路由功能

在ST微电子C104路由交换机。每个三通和

TSS901E本身可以被分配一个8位地址。当路由在已启用

TSS901E ，一个数据包的第一个字节将被解释为地址目的地字节

分析，并从数据包（首标删除）除去。如果该地址相匹配的一个

其他两个链接地址或者先前分配的TSS901E地址，分组

将被自动转发到该链接或TSS901E的FIFO 。如果标题

字节不匹配的链接的地址，该分组将被写入到内部FIFO ，以及

和错误中断（可屏蔽）将得到提升。

因为该协议处理单元（ PPU）确定TSS901E功能的主要部分

族体，所述PPU和它们的功能的主块被描述。这

功能被提供用于TSS901E的每一个DS链路信道。

协议执行单位：

这个单元用作PPU块的主控制器。

它接收到来自宏小区的DS和解译的标记（在协议模式）的

一个EOP1 / EOP2控制字符后收到四头数据字符。如果

地址字段相匹配的链路信道地址和命令字段中包含一个

有效的命令，然后将数据转发到接收FIFO的功能。如果

命令字段中包含一个"simple控制command"然后执行请求是

转发到所述命令执行单元。

协议执行单元还使得头数据字符转发到

应答发生器和在壳体地址提供一个误差信号误

匹配，错误的命令或禁用安全关键"simple控制commands" 。

该协议执行单元在"transparent"或“虫洞路由选择”禁用操作

化模式。

接收，发送，确认：

的发送和接收FIFO解耦

DS在所有模式下链接相关的操作从TSS901E相关的操作和

这样可以保持的不同单位的速度，即使当源或信宿

数据被暂时阻止。

在协议模式的另一个FIFO（先进先出确认）用于解耦send-

荷兰国际集团的接收新的数据时，发送通道，目前确认

通过运行一个数据包传输所占用。

命令执行单元：

这个单位进行激活RESP 。的钝化

CPU复位和特定的外部信号，并提供给重置1的能力

或TSS901E内的所有环节，所有操作所要求的指令解码

从协议执行单元。

该单元包含一个寄存器控制安全关键的启用/禁用状态

它被设置成“启用”状态后，命令请求，哪些是命令

安全关键指令执行后复位。

在CPU复位和特定外部信号被转发到协议COM的

命令接口（ PRCI ）。

PPU功能

描述

TSS901E

版本C - 24 - 8 - 01

特点

3个相同的双向链路信道，允许在全双工通信

从1.25到200 Mbit / s的每个方向上可选择的传输率

通信存储器接口（ COMI ）提供自主访问到

这是由一个仲裁单元控制通信存储器，允许两个

TSS901E共享一个双口RAM ，无需外部仲裁

可扩展的数据总线宽度（ 8/16/32位）允许与任何CPU类型灵活的集成

很少或大端模式配置

AHOst控制接口（ HOCI ）为读/写访问的TSS901E

配置寄存器和到DS链路信道用于控制CPU

通过三个环节中的一个设备控制允许其在系统中使用，无需本地

调节器

链路断开检测和校验的令牌（数据和控制）的水平;可能

校验和生成用于数据包级别的检查

节电模式依赖于自动降低传输速率

在TSS901E （也称为SMCS332 ）的用户手册，请访问：

http://www.spacewire.esa.int/tech/spacewire/products/index.htm

设计爱特梅尔MG1140E矩阵和包装成MQFPL196

三重指向

点IEEE 1355

高速

调节器

TSS901E

说明与应用

该TSS901E提供数据选通链路之间的接口 - 根据

IEEE标准1355年至1995年规范背着一个简单的处理器间通信

协议 - 以及一个CPU的数据处理节点和通信，并

数据存储器。

该TSS901E提供interpro-的主要部分支持硬件执行

处理器通信协议：一个多处理器的两个节点之间的数据传输

系统以最小的主机CPU干预执行。该TSS901E可以执行

简单的命令，以提供对系统的控制功能基本功能;规定

的容错功能中也存在。

虽然TSS901E最初的开发是在多处理器系统中使用

高速链路的标准化是一个重要的问题，并在可靠性是

的要求，它可以被应用，如异构系统或MOD-使用

ULES没有特别喜欢的图像压缩芯片的任何通信功能，有些

信号处理器，专用的可编程逻辑或大容量存储器。

该TSS901E也可在单个载系统中使用，其中标准化高

高速接口需要，并含有"non - intelligent"模块，系统

作为能够与TSS901E组装进行A / D转换器或传感器接口

感谢"control由link"功能。

4167F–AERO–06/07

介绍

该TSS901E根据IEEE标准提供了一个数据选通链路之间的接口

1355年至1995年规范携带简单的处理器间通信协议

(1)

AND A

数据处理节点由一个CPU和通信和数据存储器。该TSS901E

提供硬件支持执行简单的处理器间通信的主要部分

协议，特别是：

数据的多处理器系统的两种模式之间转移以最小的主机CPU

干预，

执行简单的命令，以提供对系统的控制功能的基本特征，

提供容错功能。

然而，随着禁用的功能，如协议处理或减少变压器的

MIT率（ TSS901E自动降低传输速率发送空令牌）也低功耗

支持使用。

图1 。

TSS901E框图

接受

COMI

RX1_DS

TX1_DS

万家乐

CELL

CADR

CCTRL

CDATA

协议

HADR

HCTRL

发送

HOCI

通道1

提示

HDATA

RX2_DS

TX2_DS

通道2

PRCI

RCPU

SES

UTIL

RX3_DS

TX3_DS

通道3

TEST

JTAG

目标应用程序是由可扩展接口支持异构多处理器系统

面对包括小/大端交换。该TSS901E连接模块与不同

处理器（例如TSC21020F ， ERC32 ， TSC695E和其它物质）。任何类型的网络拓扑结构的

可以通过高速点至点IEEE1355联来实现（见章节

应用程序）。

接口

该TSS901E由以下部分构成（参见图1）：

Rastetter P.等人，简单的处理器间通信协议规范， DIPSAPII - DAS-

31-01 ，第3期， 96年8月10日，也可在同一网站的用户指南。

TSS901E

4167F–AERO–06/07

TSS901E

双向链路信道，

所有包括在DS链路的宏小区（DSM），接收和

发送部分（每个都包括的FIFO ）和一个协议处理单元（ PPU）。每

通道允许全双工通信可达每个方向200兆比特/秒。随着协议

命令执行所支持的通信的一个较高的水平。链接断开检测

并执行奇偶校验，在标记的水平。校验和生成进行了检查，在包

电平，可以使能。

发射率是1.25和200兆位/秒之间选择;一个额外的功率节省

模式可以启用，这里的传输速率会自动降低到10 Mbit / s的时

只有空令牌正在传输的链接。默认传输速率为10 Mbit / s的。

对于特殊的应用程序的数据传输速率可以被编程为甚至低于10的值

Mbit / s的;尽可能低的（将在IEEE- 1355规格内）发射率是1.25

兆比特/秒（在接下来的值是2.5和5兆比特/秒）。

通信存储器接口（ COMI ）

自治区进行访问的

模块的通信存储器以存储通过链路接收到的数据或读取的数据以

经由链路进行传输。该COMI由个别内存地址发生器的

每个DS的接收和发送方向上链接信道。到存储器的存取是

通过仲裁单元提供一个公平的仲裁机制来控制。两个TSS901E可以共享

1 DPRAM无需外部仲裁。

数据总线宽度为可扩展的（ 8/16/32位），以便与任何CPU类型灵活的集成。

操作小或大尾数模式是通过内部寄存器进行配置。

主要利益中心地址总线为16位宽允许的最多64K字直接访问

DPRAM 。提供了两个片选信号，让64K地址空间的分割

两个存储体。

主机控制接口（ HOCI ）

给出的读写访问TSS901E配置

寄存器和到DS链路信道的控制的CPU 。从CPU来看，该

界面就像一个外设产生确认同步数据

转移和它在CPU的地址空间位于某处。

数据包可以传送或直接通过HOCI接收。在这种情况下，通信

记忆的（ DPRAM ）不严格需要。然而，在这种情况下，数据包的大小应

被限制，以避免频繁的CPU相互作用。

数据总线宽度为可扩展的（ 8/16/32位），以便与任何CPU类型灵活的集成。

字节对齐方式可以通过外部引脚配置为很少或大端模式。

此外，该HOCI包含中断了provid-信令TSS901E能力

荷兰国际集团的中断输出，中断状态寄存器和中断屏蔽寄存器到本地

中央处理器。

一个特殊的引脚提供HOCI或通过链接TSS901E的控制之间进行选择。如果

由链路控制被使能时，主机数据总线作为一个32位的通用接口

（ GPIO ）。

协议命令接口（ PRCI ）

收集来自所有PPU的解码后的命令

并通过5个特殊的引脚将它们转发到外部电路。

JTAG测试接口

表示由指定的边界扫描测试规定

联合测试行动组（JTAG ）的IEEE标准1149.1 。该TSS901E “测试访问

端口和片上电路是完全符合IEEE 1149.1规范。试验

接入端口使电路连接到TSS901E I / O引脚的边界扫描测试。

操作模式

根据预期的TSS901E的操作的不同的协议格式，两个主要的

操作模式被实现成TSS901E 。的操作模式被选择individu-

盟友每个链路信道设置通过HOCI或者通过相应的配置寄存器

链接。

4167F–AERO–06/07

透明模式（默认复位后）：

该模式允许完全透明的数据

不进行databytes的任何解释两个节点之间传送和

而不会产生任何承认。它是完全由主机CPU解释

接收到的数据，并生成是否需要确认。

该TSS901E接受EOP1和EOP2控制令牌作为分隔符的数据包，并生成

发送的每个端部后自主EOP1 / EOP2 （如配置）标记

数据包。

该模式还包括：作为一个特殊的子模式：

–

蛀洞路由：

该模式允许通过TSS901E包的硬件路由。

简单的处理器间通信（SIC）的协议模式：此模式下执行简单的

处理器间通信协议，在协议规范描述

(1)

。该

该协议的以下功能实现到TSS901E ：

- 第4数据令牌的报头字节的协议的解释

–

简单的控制命令作为在协议中所述自主执行

规范

(1)

接收的数据包，如果配置的自治确认

在发射方向上没有解释数据的进行。这意味着，对于发射

报文，这四个标题字节必须由主机CPU产生并必须作为

从通信存储器读出的第一数据。 EOP1 / EOP2控制令牌自动

由TSS901E自动插入，当一个从通信配置的转印

存储器已完成。

Rastetter P.等人，简单的处理器间通信协议规范， DIPSAPII - DAS-

31-01 ，第3期， 96年8月10日，也可在同一网站的用户指南。

TSS901E

4167F–AERO–06/07

TSS901E

TSS901E控制

通过链接

在TSS901E的一个特点是，不仅通过HOCI ，但通过一个控制TSS901E的可能性

三个环节。这允许使用在系统中的TSS901E没有本地控制器（ μCon-

控制器， FPGA等）。由于HOCI在此操作模式中已不再使用，它是代替

可为一组通用I / O（GPIO ）线。

蛀洞路由

该TSS901E引入类似于实施路由虫洞路由功能

ST微电子C104路由交换机。每个三通和TSS901E本身可以是

分配一个8位地址。当在TSS901E启用路由选择，a的第一字节

分组将被解释为地址目的地字节，分析并除去从

包（头缺失）。如果该地址匹配一个其他两个链路地址或

先前分配TSS901E地址，数据包将被自动转发到该链接或

该TSS901E的FIFO中。如果报头字节不匹配的链接的地址，该数据包将

写入到内部FIFO ，以及与错误中断（屏蔽）将提高。

PPU功能

描述

因为该协议处理单元（ PPU）确定的TSS901E功能的主要部分，

所述PPU和它们的功能的主块被描述。此功能是亲

vided每DS链接TSS901E的通道。

协议执行单位：

这个单元用作PPU块的主控制器。它

接收来自DS宏蜂窝和解释令牌（在协议模式）四头

一个EOP1 / EOP2控制字符后接收到的数据字符。如果该地址字段

相匹配的链接的信道地址和命令字段中包含一个有效的命令，然后

数据到接收FIFO的转发功能。如果该命令字段包含一个"simple

控制command"则执行请求被转发到的命令执行单元。

协议执行单元还使得头数据字符转发到

确认发生器和在壳体地址不匹配，错提供一个误差信号

命令或禁用安全关键"simple控制commands" 。

该协议执行单元在"transparent"或“虫洞路由”禁止操作

模式。

接收，发送，确认：

发送和接收FIFO解耦DS链接

相关的操作从TSS901E相关的操作在所有模式中和这样允许

保持的不同单位的速度，即使当数据源或信宿是暂时

受阻。

在协议模式的另一个FIFO（先进先出确认）用于分离发送的

接收新数据时，发送路径正在被占用的承认

运行数据包传输。

命令执行单元：

这个单位进行激活RESP 。 CPU的钝化

复位和特定的外部信号，并提供给复位一个或所有链接的能力

在TSS901E里面，所有的动作要求，从协议的解码指令

执行单元。

该单元包含一个寄存器控制安全关键指令的启用/禁用状态

这是设置成根据命令要求“启用”状态，这是一个安全后重置

关键的命令已被执行。

在CPU复位和特定外部信号被转发到协议命令

接口（ PRCI ）。

4167F–AERO–06/07