TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
强大的16位CPU TMS320C5X
20-， 25- ， 35-和50 - ns单周期
5 -V指令的执行时间
手术
25- ， 40-和50 - ns单周期指令
3 -V操作的执行时间
单周期16
×
16位乘法/加法
224K
×
16位最大可寻址
外部存储空间（ 64K程序， 64K
数据显示， 64K I / O ，以及32K国际）
2K, 4K, 8K, 16K, 32K
×
16位单接
片上程序ROM
1K, 3K, 6K, 9K
×
16位单接
片上程序/数据RAM （ SARAM ）
1K双访问片内程序/数据
RAM （ DARAM ）
全双工同步串行端口进行
编码器/解码器的接口
时间分割多路复用（TDM）串行端口
硬件或软件等待状态
发电能力
片上定时器的控制操作
有效使用的重复说明
程序空间
缓冲串口
主机接口
D
D
D
D
D
D
D
D
多个锁相环（PLL）的
时钟选项（ × 1 ，
×2, ×3, ×4, ×5, ×9
根据设备）
块移动数据/程序
管理
片基于扫描的仿真逻辑
边界扫描
五包装选项
- 100引脚四方扁平封装（ PJ后缀）
- 100引脚薄型四方扁平封装
（ PZ后缀）
- 128引脚薄型四方扁平封装
（ PBK后缀）
- 132引脚四方扁平封装（后缀PQ ）
- 144引脚薄型四方扁平封装
（ PGE后缀）
低功耗，掉电
模式：
- 47毫安（2.35毫安/ MIP ）的5 V ， 40 - MHz的
时钟（平均）
- 23毫安（1.15毫安/ MIP ）在3 V ， 40 - MHz的
时钟（平均）
- 为10 mA 5 V ， 40 - MHz时钟（空闲模式1 ）
- 3 mA的5 V ， 40 - MHz时钟（ IDLE2模式）
– 5
A
在5 V ，时钟关闭（ IDLE2模式）
高性能静态CMOS技术
IEEE标准1149.1
测试访问端口
（JTAG）
描述
在TMS320C5X代德州仪器（ TI ） TMS320数字信号处理器（DSP ）是
制作用静态CMOS集成电路技术;建筑设计是基于这样的一个
早期的TI DSP的TMS320C25 。先进的哈佛结构的结合，片内外设，
片上存储器，以及一个高度专业化的指令集的操作的灵活性和速度的基础上
在“ C5X
设备。他们执行高达每秒5000万条指令（MIPS ） 。
在“ C5X设备提供这些优势：
D
D
D
D
D
D
增强的TMS320建筑设计，以提高性能和通用性
模块化的架构设计，分拆设备的快速发展
先进的集成电路加工技术，以提高性能
向上兼容的源代码（ ' C1X和' C2x中DSP的源代码是' C5X的DSP向上兼容的。 ）
增强的TMS320指令为更快的算法和用于优化的高级语言的操作设定
新的静态设计技术降低功耗并最大限度地提高耐辐射
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
TI是德州仪器的商标。
IEEE标准1149.1-1990 ， IEEE标准测试，访问端口和边界扫描结构
引用“ C5X本文档中包括除另有指明外两个TMS320C5X和TMS320LC5x设备。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
1996年，德州仪器
邮政信箱1443
休斯敦，得克萨斯州77251-1443
1
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
描述（续）
表1提供了设备中的' C5X代的比较。它示出了在片RAM的容量和
ROM存储器，序列号和并行I / O端口，一个机器周期执行时间，和类型
包总引脚数。
表1中的“ C5X处理器的特征
片上存储器（ 16位字）
TMS320
器件
DARAM
数据
TMS320C50
TMS320LC50
TMS320C51
TMS320LC51
TMS320C52
TMS320LC52
TMS320C53
TMS320LC53
TMS320C53S
TMS320LC53S
TMS320LC56
TMS320LC57
TMS320C57S
544
544
544
544
544
544
544
544
544
544
544
544
544
数据+
PROG
512
512
512
512
512
512
512
512
512
512
512
512
512
SARAM
数据+
PROG
9K
9K
1K
1K
–
–
3K
3K
3K
3K
6K
6K
6K
只读存储器
PROG
2K§
2K§
8K§
8K§
4K§
4K§
16K§
16K§
16K§
16K§
32K
32K
2K§
I / O端口
串行
2
2
2
2
1
1
2
2
2
2
2#
2#
2#
并行
64K
64K
64K
64K
64K
64K
64K
64K
64K
64K
64K
64K + HPI ||
64K + HPI ||
64K + HPI ||
动力
供应
(V)
5
3.3
5
3.3
5
3.3
5
3.3
5
3.3
3.3
3.3
5
3.3
周期
时间
（纳秒）
50/35/25
50/40/25
50/35/25/20
50/40/25
50/35/25/20
50/40/25
50/35/25
50/40/25
50/35/25
50/40/25
35/25
35/25
50/35/25
50/35
包
TYPE
QFP
132 PIN
132 PIN
一百三十二分之一百销
一百三十二分之一百销
100 PIN
100 PIN
132 PIN
132 PIN
100 PIN
100 PIN
100 PIN
128针
144针
144针
TMS320LC57S
544
512
6K
2K§
2#
64K的十六个并行I / O端口存储器映射的。
QFP =四方扁平封装
§可用ROM引导装载程序
不可用 TDM串行口
＃包括自动缓冲串行端口（ BSP ），但不提供TDM串行口
|| HPI =主机端口接口
引脚配置为每个程序包是针对具体设备。
2
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
TMS320C50 ， TMS320LC50 ， TMS320C51 ， TMS320LC51 ， TMS320C53 ， TMS320LC53
PQ包装
（顶视图）
TCLKR
TFSR / TADD
CLKX
TCLKX
TOUT
VSSC
VSSC
EMU1 / OFF
NC
NC
VDDD
VDDD
D8
D9
D10
D11
D12
D13
D14
D15
MP / MC
VSSI
VSSI
TRST
室内空气质量
VDDC
VDDC
BIO
HOLD
准备
RS
17 16 15 14 13 12 11 10
9
8
7
6
5
4
3
2
1 132 131 130 129 128 127 126 125 124 123 122 121 120 119 118 117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
NC
NC
VSSD
VSSD
NC
D7
D6
D5
D4
D3
D2
D1
D0
TMS
VDDD
VDDD
TCK
VSSD
VSSD
NC
INT1
INT2
INT3
INT4
NMI
DR
TDR
FSR
CLKR
VDDA
VDDA
NC
NC
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83
EMU0
NC
NC
NC
VDDI
VDDI
IACK
NC
CLKOUT1
XF
HOLDA
TDX
DX
TFSX / TFRM
FSX
CLKMD2
VSSI
VSSI
TDO
VDDC
VDDC
X1
X2 / CLKIN
CLKIN2
BR
STRB
读/写
PS
IS
DS
NC
VSSC
VSSC
NC
NC
VSSA
VSSA
NC
CLKMD1
VSSA
VSSA
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
V DDI
V DDI
TDI
A10
A11
A12
A13
A14
A15
注： NC =无连接（这些引脚被保留。 ）
邮政信箱1443
休斯敦，得克萨斯州77251-1443
NC
NC
VDDA
VDDA
RD
WE
NC
NC
3
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
引脚功能的设备在PQ包
信号
A0 – A15
D0 – D15
PS， DS ，IS
STRB
读/写
RD ， WE
准备
BR
RS
MP / MC
HOLD
HOLDA
XF
BIO
TOUT
室内空气质量
IACK
INT1 - INT4
NMI
DR
DX
CLKR
CLKX
FSR
FSX
TDR
TDX
TCLKR
TCLKX
TFSR / TADD
TFSX / TFRM
图例：
I =输入
O =输出
Z =高阻抗
TYPE
I / O / Z
I / O / Z
O / Z
I / O / Z
I / O / Z
O / Z
I
I / O / Z
I
I
I
O / Z
O / Z
I
O / Z
O / Z
O / Z
I
I
I
O / Z
I
I / O / Z
I
I / O / Z
I
O / Z
I
I / O / Z
I / O / Z
I
描述
并行接口总线
16位外部地址总线（MSB ： A15， LSB ：A0）
16位外部数据总线（MSB ： D15， LSB： D0）
程序，数据和I / O空间选择输出，分别为
定时选通外部循环和外部DMA
读/写选择外循环和外部DMA
读写选通，外部循环
外部总线就绪/等待状态控制输入
总线请求。仲裁全局存储器和外部DMA
系统接口/控制信号的
复位。初始化设备，并设置PC为零
微处理器/微计算机模式选择。使内部ROM
提出的并行I / F总线处于高阻态电流循环后
持有认可。表明外部总线保持状态
外部标志输出。设置/通过软件清零
I / O输入分支。实现条件分支
定时器输出信号。表示内部定时器的输出
指令信号采集
中断响应
外部中断输入
非屏蔽外部中断
串行端口接口（ SPI ）
串行接收数据输入
串行发射数据输出。在高阻抗状态时，不发送
串口接收数据时钟输入
串行发送数据时钟。内部或外部源
串行接收帧同步输入
串行发送帧同步信号。内部或外部源
TDM串行端口接口
TDM串行接收数据输入
TDM串行发送数据输出。在高阻抗状态时，不发送
TDM串行接收数据时钟输入
TDM串行发送数据时钟。内部或外部源
TDM串行接收帧同步输入。在TDM模式， TFSR / TADD用于输出/
输入端口的地址。
TDM串行发送帧同步信号。内部或外部源。在TDM模式，
TFSX / TFRM变得TFRM ，TDM信帧同步。
4
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
引脚功能的设备在PQ包（续）
仿真/ IEEE标准1149.1测试访问端口（ TAP ）
TDI
TDO
TMS
TCK
TRST
EMU0
EMU1 / OFF
X1
X2 / CLKIN
CLKIN2
CLKMD1 ， CLKMD2
CLKOUT1
VDDA
VDDD
VDDC
VDDI
VSSA
VSSD
VSSC
VSSI
图例：
I =输入
O =输出
S =供应
Z =高阻抗
I
O / Z
I
I
I
I / O / Z
I / O / Z
O
I
I
I
O / Z
S
S
S
S
S
S
S
S
TAP扫描数据输入
TAP扫描数据输出
TAP模式选择输入
TAP时钟输入
TAP复位（与下拉电阻） 。禁止TAP时低
仿真控制0为保留使用仿真
仿真器1.提出产出低时高阻抗状态
时钟产生和控制
振荡器输出
时钟/振荡器输入
时钟输入
时钟模式选择输入
设备系统时钟输出
电源连接
电源连接，地址总线输出
电源连接，数据总线输出
电源连接，控制输出
供应方面，内部逻辑
电源连接，地址总线输出
电源连接，数据总线输出
电源连接，控制输出
供应方面，内部逻辑
邮政信箱1443
休斯敦，得克萨斯州77251-1443
5
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
强大的16位CPU TMS320C5X
20-， 25- ， 35-和50 - ns单周期
5 -V指令的执行时间
手术
25- ， 40-和50 - ns单周期指令
3 -V操作的执行时间
单周期16
×
16位乘法/加法
224K
×
16位最大可寻址
外部存储空间（ 64K程序， 64K
数据显示， 64K I / O ，以及32K国际）
2K, 4K, 8K, 16K, 32K
×
16位单接
片上程序ROM
1K, 3K, 6K, 9K
×
16位单接
片上程序/数据RAM （ SARAM ）
1K双访问片内程序/数据
RAM （ DARAM ）
全双工同步串行端口进行
编码器/解码器的接口
时间分割多路复用（TDM）串行端口
硬件或软件等待状态
发电能力
片上定时器的控制操作
有效使用的重复说明
程序空间
缓冲串口
主机接口
D
D
D
D
D
D
D
D
多个锁相环（PLL）的
时钟选项（ × 1 ，
×2, ×3, ×4, ×5, ×9
根据设备）
块移动数据/程序
管理
片基于扫描的仿真逻辑
边界扫描
五包装选项
- 100引脚四方扁平封装（ PJ后缀）
- 100引脚薄型四方扁平封装
（ PZ后缀）
- 128引脚薄型四方扁平封装
（ PBK后缀）
- 132引脚四方扁平封装（后缀PQ ）
- 144引脚薄型四方扁平封装
（ PGE后缀）
低功耗，掉电
模式：
- 47毫安（2.35毫安/ MIP ）的5 V ， 40 - MHz的
时钟（平均）
- 23毫安（1.15毫安/ MIP ）在3 V ， 40 - MHz的
时钟（平均）
- 为10 mA 5 V ， 40 - MHz时钟（空闲模式1 ）
- 3 mA的5 V ， 40 - MHz时钟（ IDLE2模式）
– 5
A
在5 V ，时钟关闭（ IDLE2模式）
高性能静态CMOS技术
IEEE标准1149.1
测试访问端口
（JTAG）
描述
在TMS320C5X代德州仪器（ TI ） TMS320数字信号处理器（DSP ）是
制作用静态CMOS集成电路技术;建筑设计是基于这样的一个
早期的TI DSP的TMS320C25 。先进的哈佛结构的结合，片内外设，
片上存储器，以及一个高度专业化的指令集的操作的灵活性和速度的基础上
在“ C5X
设备。他们执行高达每秒5000万条指令（MIPS ） 。
在“ C5X设备提供这些优势：
D
D
D
D
D
D
增强的TMS320建筑设计，以提高性能和通用性
模块化的架构设计，分拆设备的快速发展
先进的集成电路加工技术，以提高性能
向上兼容的源代码（ ' C1X和' C2x中DSP的源代码是' C5X的DSP向上兼容的。 ）
增强的TMS320指令为更快的算法和用于优化的高级语言的操作设定
新的静态设计技术降低功耗并最大限度地提高耐辐射
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
TI是德州仪器的商标。
IEEE标准1149.1-1990 ， IEEE标准测试，访问端口和边界扫描结构
引用“ C5X本文档中包括除另有指明外两个TMS320C5X和TMS320LC5x设备。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
1996年，德州仪器
邮政信箱1443
休斯敦，得克萨斯州77251-1443
1
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
描述（续）
表1提供了设备中的' C5X代的比较。它示出了在片RAM的容量和
ROM存储器，序列号和并行I / O端口，一个机器周期执行时间，和类型
包总引脚数。
表1中的“ C5X处理器的特征
片上存储器（ 16位字）
TMS320
器件
DARAM
数据
TMS320C50
TMS320LC50
TMS320C51
TMS320LC51
TMS320C52
TMS320LC52
TMS320C53
TMS320LC53
TMS320C53S
TMS320LC53S
TMS320LC56
TMS320LC57
TMS320C57S
544
544
544
544
544
544
544
544
544
544
544
544
544
数据+
PROG
512
512
512
512
512
512
512
512
512
512
512
512
512
SARAM
数据+
PROG
9K
9K
1K
1K
–
–
3K
3K
3K
3K
6K
6K
6K
只读存储器
PROG
2K§
2K§
8K§
8K§
4K§
4K§
16K§
16K§
16K§
16K§
32K
32K
2K§
I / O端口
串行
2
2
2
2
1
1
2
2
2
2
2#
2#
2#
并行
64K
64K
64K
64K
64K
64K
64K
64K
64K
64K
64K
64K + HPI ||
64K + HPI ||
64K + HPI ||
动力
供应
(V)
5
3.3
5
3.3
5
3.3
5
3.3
5
3.3
3.3
3.3
5
3.3
周期
时间
（纳秒）
50/35/25
50/40/25
50/35/25/20
50/40/25
50/35/25/20
50/40/25
50/35/25
50/40/25
50/35/25
50/40/25
35/25
35/25
50/35/25
50/35
包
TYPE
QFP
132 PIN
132 PIN
一百三十二分之一百销
一百三十二分之一百销
100 PIN
100 PIN
132 PIN
132 PIN
100 PIN
100 PIN
100 PIN
128针
144针
144针
TMS320LC57S
544
512
6K
2K§
2#
64K的十六个并行I / O端口存储器映射的。
QFP =四方扁平封装
§可用ROM引导装载程序
不可用 TDM串行口
＃包括自动缓冲串行端口（ BSP ），但不提供TDM串行口
|| HPI =主机端口接口
引脚配置为每个程序包是针对具体设备。
2
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
TMS320C50 ， TMS320LC50 ， TMS320C51 ， TMS320LC51 ， TMS320C53 ， TMS320LC53
PQ包装
（顶视图）
TCLKR
TFSR / TADD
CLKX
TCLKX
TOUT
VSSC
VSSC
EMU1 / OFF
NC
NC
VDDD
VDDD
D8
D9
D10
D11
D12
D13
D14
D15
MP / MC
VSSI
VSSI
TRST
室内空气质量
VDDC
VDDC
BIO
HOLD
准备
RS
17 16 15 14 13 12 11 10
9
8
7
6
5
4
3
2
1 132 131 130 129 128 127 126 125 124 123 122 121 120 119 118 117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
NC
NC
VSSD
VSSD
NC
D7
D6
D5
D4
D3
D2
D1
D0
TMS
VDDD
VDDD
TCK
VSSD
VSSD
NC
INT1
INT2
INT3
INT4
NMI
DR
TDR
FSR
CLKR
VDDA
VDDA
NC
NC
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83
EMU0
NC
NC
NC
VDDI
VDDI
IACK
NC
CLKOUT1
XF
HOLDA
TDX
DX
TFSX / TFRM
FSX
CLKMD2
VSSI
VSSI
TDO
VDDC
VDDC
X1
X2 / CLKIN
CLKIN2
BR
STRB
读/写
PS
IS
DS
NC
VSSC
VSSC
NC
NC
VSSA
VSSA
NC
CLKMD1
VSSA
VSSA
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
V DDI
V DDI
TDI
A10
A11
A12
A13
A14
A15
注： NC =无连接（这些引脚被保留。 ）
邮政信箱1443
休斯敦，得克萨斯州77251-1443
NC
NC
VDDA
VDDA
RD
WE
NC
NC
3
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
引脚功能的设备在PQ包
信号
A0 – A15
D0 – D15
PS， DS ，IS
STRB
读/写
RD ， WE
准备
BR
RS
MP / MC
HOLD
HOLDA
XF
BIO
TOUT
室内空气质量
IACK
INT1 - INT4
NMI
DR
DX
CLKR
CLKX
FSR
FSX
TDR
TDX
TCLKR
TCLKX
TFSR / TADD
TFSX / TFRM
图例：
I =输入
O =输出
Z =高阻抗
TYPE
I / O / Z
I / O / Z
O / Z
I / O / Z
I / O / Z
O / Z
I
I / O / Z
I
I
I
O / Z
O / Z
I
O / Z
O / Z
O / Z
I
I
I
O / Z
I
I / O / Z
I
I / O / Z
I
O / Z
I
I / O / Z
I / O / Z
I
描述
并行接口总线
16位外部地址总线（MSB ： A15， LSB ：A0）
16位外部数据总线（MSB ： D15， LSB： D0）
程序，数据和I / O空间选择输出，分别为
定时选通外部循环和外部DMA
读/写选择外循环和外部DMA
读写选通，外部循环
外部总线就绪/等待状态控制输入
总线请求。仲裁全局存储器和外部DMA
系统接口/控制信号的
复位。初始化设备，并设置PC为零
微处理器/微计算机模式选择。使内部ROM
提出的并行I / F总线处于高阻态电流循环后
持有认可。表明外部总线保持状态
外部标志输出。设置/通过软件清零
I / O输入分支。实现条件分支
定时器输出信号。表示内部定时器的输出
指令信号采集
中断响应
外部中断输入
非屏蔽外部中断
串行端口接口（ SPI ）
串行接收数据输入
串行发射数据输出。在高阻抗状态时，不发送
串口接收数据时钟输入
串行发送数据时钟。内部或外部源
串行接收帧同步输入
串行发送帧同步信号。内部或外部源
TDM串行端口接口
TDM串行接收数据输入
TDM串行发送数据输出。在高阻抗状态时，不发送
TDM串行接收数据时钟输入
TDM串行发送数据时钟。内部或外部源
TDM串行接收帧同步输入。在TDM模式， TFSR / TADD用于输出/
输入端口的地址。
TDM串行发送帧同步信号。内部或外部源。在TDM模式，
TFSX / TFRM变得TFRM ，TDM信帧同步。
4
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
引脚功能的设备在PQ包（续）
仿真/ IEEE标准1149.1测试访问端口（ TAP ）
TDI
TDO
TMS
TCK
TRST
EMU0
EMU1 / OFF
X1
X2 / CLKIN
CLKIN2
CLKMD1 ， CLKMD2
CLKOUT1
VDDA
VDDD
VDDC
VDDI
VSSA
VSSD
VSSC
VSSI
图例：
I =输入
O =输出
S =供应
Z =高阻抗
I
O / Z
I
I
I
I / O / Z
I / O / Z
O
I
I
I
O / Z
S
S
S
S
S
S
S
S
TAP扫描数据输入
TAP扫描数据输出
TAP模式选择输入
TAP时钟输入
TAP复位（与下拉电阻） 。禁止TAP时低
仿真控制0为保留使用仿真
仿真器1.提出产出低时高阻抗状态
时钟产生和控制
振荡器输出
时钟/振荡器输入
时钟输入
时钟模式选择输入
设备系统时钟输出
电源连接
电源连接，地址总线输出
电源连接，数据总线输出
电源连接，控制输出
供应方面，内部逻辑
电源连接，地址总线输出
电源连接，数据总线输出
电源连接，控制输出
供应方面，内部逻辑
邮政信箱1443
休斯敦，得克萨斯州77251-1443
5
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
强大的16位CPU TMS320C5X
20-， 25- ， 35-和50 - ns单周期
5 -V指令的执行时间
手术
25- ， 40-和50 - ns单周期指令
3 -V操作的执行时间
单周期16
×
16位乘法/加法
224K
×
16位最大可寻址
外部存储空间（ 64K程序， 64K
数据显示， 64K I / O ，以及32K国际）
2K, 4K, 8K, 16K, 32K
×
16位单接
片上程序ROM
1K, 3K, 6K, 9K
×
16位单接
片上程序/数据RAM （ SARAM ）
1K双访问片内程序/数据
RAM （ DARAM ）
全双工同步串行端口进行
编码器/解码器的接口
时间分割多路复用（TDM）串行端口
硬件或软件等待状态
发电能力
片上定时器的控制操作
有效使用的重复说明
程序空间
缓冲串口
主机接口
D
D
D
D
D
D
D
D
多个锁相环（PLL）的
时钟选项（ × 1 ，
×2, ×3, ×4, ×5, ×9
根据设备）
块移动数据/程序
管理
片基于扫描的仿真逻辑
边界扫描
五包装选项
- 100引脚四方扁平封装（ PJ后缀）
- 100引脚薄型四方扁平封装
（ PZ后缀）
- 128引脚薄型四方扁平封装
（ PBK后缀）
- 132引脚四方扁平封装（后缀PQ ）
- 144引脚薄型四方扁平封装
（ PGE后缀）
低功耗，掉电
模式：
- 47毫安（2.35毫安/ MIP ）的5 V ， 40 - MHz的
时钟（平均）
- 23毫安（1.15毫安/ MIP ）在3 V ， 40 - MHz的
时钟（平均）
- 为10 mA 5 V ， 40 - MHz时钟（空闲模式1 ）
- 3 mA的5 V ， 40 - MHz时钟（ IDLE2模式）
– 5
A
在5 V ，时钟关闭（ IDLE2模式）
高性能静态CMOS技术
IEEE标准1149.1
测试访问端口
（JTAG）
描述
在TMS320C5X代德州仪器（ TI ） TMS320数字信号处理器（DSP ）是
制作用静态CMOS集成电路技术;建筑设计是基于这样的一个
早期的TI DSP的TMS320C25 。先进的哈佛结构的结合，片内外设，
片上存储器，以及一个高度专业化的指令集的操作的灵活性和速度的基础上
在“ C5X
设备。他们执行高达每秒5000万条指令（MIPS ） 。
在“ C5X设备提供这些优势：
D
D
D
D
D
D
增强的TMS320建筑设计，以提高性能和通用性
模块化的架构设计，分拆设备的快速发展
先进的集成电路加工技术，以提高性能
向上兼容的源代码（ ' C1X和' C2x中DSP的源代码是' C5X的DSP向上兼容的。 ）
增强的TMS320指令为更快的算法和用于优化的高级语言的操作设定
新的静态设计技术降低功耗并最大限度地提高耐辐射
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
TI是德州仪器的商标。
IEEE标准1149.1-1990 ， IEEE标准测试，访问端口和边界扫描结构
引用“ C5X本文档中包括除另有指明外两个TMS320C5X和TMS320LC5x设备。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
1996年，德州仪器
邮政信箱1443
休斯敦，得克萨斯州77251-1443
1
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
描述（续）
表1提供了设备中的' C5X代的比较。它示出了在片RAM的容量和
ROM存储器，序列号和并行I / O端口，一个机器周期执行时间，和类型
包总引脚数。
表1中的“ C5X处理器的特征
片上存储器（ 16位字）
TMS320
器件
DARAM
数据
TMS320C50
TMS320LC50
TMS320C51
TMS320LC51
TMS320C52
TMS320LC52
TMS320C53
TMS320LC53
TMS320C53S
TMS320LC53S
TMS320LC56
TMS320LC57
TMS320C57S
544
544
544
544
544
544
544
544
544
544
544
544
544
数据+
PROG
512
512
512
512
512
512
512
512
512
512
512
512
512
SARAM
数据+
PROG
9K
9K
1K
1K
–
–
3K
3K
3K
3K
6K
6K
6K
只读存储器
PROG
2K§
2K§
8K§
8K§
4K§
4K§
16K§
16K§
16K§
16K§
32K
32K
2K§
I / O端口
串行
2
2
2
2
1
1
2
2
2
2
2#
2#
2#
并行
64K
64K
64K
64K
64K
64K
64K
64K
64K
64K
64K
64K + HPI ||
64K + HPI ||
64K + HPI ||
动力
供应
(V)
5
3.3
5
3.3
5
3.3
5
3.3
5
3.3
3.3
3.3
5
3.3
周期
时间
（纳秒）
50/35/25
50/40/25
50/35/25/20
50/40/25
50/35/25/20
50/40/25
50/35/25
50/40/25
50/35/25
50/40/25
35/25
35/25
50/35/25
50/35
包
TYPE
QFP
132 PIN
132 PIN
一百三十二分之一百销
一百三十二分之一百销
100 PIN
100 PIN
132 PIN
132 PIN
100 PIN
100 PIN
100 PIN
128针
144针
144针
TMS320LC57S
544
512
6K
2K§
2#
64K的十六个并行I / O端口存储器映射的。
QFP =四方扁平封装
§可用ROM引导装载程序
不可用 TDM串行口
＃包括自动缓冲串行端口（ BSP ），但不提供TDM串行口
|| HPI =主机端口接口
引脚配置为每个程序包是针对具体设备。
2
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
TMS320C50 ， TMS320LC50 ， TMS320C51 ， TMS320LC51 ， TMS320C53 ， TMS320LC53
PQ包装
（顶视图）
TCLKR
TFSR / TADD
CLKX
TCLKX
TOUT
VSSC
VSSC
EMU1 / OFF
NC
NC
VDDD
VDDD
D8
D9
D10
D11
D12
D13
D14
D15
MP / MC
VSSI
VSSI
TRST
室内空气质量
VDDC
VDDC
BIO
HOLD
准备
RS
17 16 15 14 13 12 11 10
9
8
7
6
5
4
3
2
1 132 131 130 129 128 127 126 125 124 123 122 121 120 119 118 117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
NC
NC
VSSD
VSSD
NC
D7
D6
D5
D4
D3
D2
D1
D0
TMS
VDDD
VDDD
TCK
VSSD
VSSD
NC
INT1
INT2
INT3
INT4
NMI
DR
TDR
FSR
CLKR
VDDA
VDDA
NC
NC
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83
EMU0
NC
NC
NC
VDDI
VDDI
IACK
NC
CLKOUT1
XF
HOLDA
TDX
DX
TFSX / TFRM
FSX
CLKMD2
VSSI
VSSI
TDO
VDDC
VDDC
X1
X2 / CLKIN
CLKIN2
BR
STRB
读/写
PS
IS
DS
NC
VSSC
VSSC
NC
NC
VSSA
VSSA
NC
CLKMD1
VSSA
VSSA
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
V DDI
V DDI
TDI
A10
A11
A12
A13
A14
A15
注： NC =无连接（这些引脚被保留。 ）
邮政信箱1443
休斯敦，得克萨斯州77251-1443
NC
NC
VDDA
VDDA
RD
WE
NC
NC
3
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
引脚功能的设备在PQ包
信号
A0 – A15
D0 – D15
PS， DS ，IS
STRB
读/写
RD ， WE
准备
BR
RS
MP / MC
HOLD
HOLDA
XF
BIO
TOUT
室内空气质量
IACK
INT1 - INT4
NMI
DR
DX
CLKR
CLKX
FSR
FSX
TDR
TDX
TCLKR
TCLKX
TFSR / TADD
TFSX / TFRM
图例：
I =输入
O =输出
Z =高阻抗
TYPE
I / O / Z
I / O / Z
O / Z
I / O / Z
I / O / Z
O / Z
I
I / O / Z
I
I
I
O / Z
O / Z
I
O / Z
O / Z
O / Z
I
I
I
O / Z
I
I / O / Z
I
I / O / Z
I
O / Z
I
I / O / Z
I / O / Z
I
描述
并行接口总线
16位外部地址总线（MSB ： A15， LSB ：A0）
16位外部数据总线（MSB ： D15， LSB： D0）
程序，数据和I / O空间选择输出，分别为
定时选通外部循环和外部DMA
读/写选择外循环和外部DMA
读写选通，外部循环
外部总线就绪/等待状态控制输入
总线请求。仲裁全局存储器和外部DMA
系统接口/控制信号的
复位。初始化设备，并设置PC为零
微处理器/微计算机模式选择。使内部ROM
提出的并行I / F总线处于高阻态电流循环后
持有认可。表明外部总线保持状态
外部标志输出。设置/通过软件清零
I / O输入分支。实现条件分支
定时器输出信号。表示内部定时器的输出
指令信号采集
中断响应
外部中断输入
非屏蔽外部中断
串行端口接口（ SPI ）
串行接收数据输入
串行发射数据输出。在高阻抗状态时，不发送
串口接收数据时钟输入
串行发送数据时钟。内部或外部源
串行接收帧同步输入
串行发送帧同步信号。内部或外部源
TDM串行端口接口
TDM串行接收数据输入
TDM串行发送数据输出。在高阻抗状态时，不发送
TDM串行接收数据时钟输入
TDM串行发送数据时钟。内部或外部源
TDM串行接收帧同步输入。在TDM模式， TFSR / TADD用于输出/
输入端口的地址。
TDM串行发送帧同步信号。内部或外部源。在TDM模式，
TFSX / TFRM变得TFRM ，TDM信帧同步。
4
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
引脚功能的设备在PQ包（续）
仿真/ IEEE标准1149.1测试访问端口（ TAP ）
TDI
TDO
TMS
TCK
TRST
EMU0
EMU1 / OFF
X1
X2 / CLKIN
CLKIN2
CLKMD1 ， CLKMD2
CLKOUT1
VDDA
VDDD
VDDC
VDDI
VSSA
VSSD
VSSC
VSSI
图例：
I =输入
O =输出
S =供应
Z =高阻抗
I
O / Z
I
I
I
I / O / Z
I / O / Z
O
I
I
I
O / Z
S
S
S
S
S
S
S
S
TAP扫描数据输入
TAP扫描数据输出
TAP模式选择输入
TAP时钟输入
TAP复位（与下拉电阻） 。禁止TAP时低
仿真控制0为保留使用仿真
仿真器1.提出产出低时高阻抗状态
时钟产生和控制
振荡器输出
时钟/振荡器输入
时钟输入
时钟模式选择输入
设备系统时钟输出
电源连接
电源连接，地址总线输出
电源连接，数据总线输出
电源连接，控制输出
供应方面，内部逻辑
电源连接，地址总线输出
电源连接，数据总线输出
电源连接，控制输出
供应方面，内部逻辑
邮政信箱1443
休斯敦，得克萨斯州77251-1443
5
