摩托罗拉
飞思卡尔半导体公司
半导体技术资料
订购此文件
通过MC14LC5480 / D
超前信息
5 V PCM编解码器，过滤器
该MC14LC5480为每声道PCM编解码器，过滤器通用与
引脚可选的Mu律或A律压扩，并提供20引脚DIP ，
SOG ，和SSOP封装。该器件进行语音数字化，
重建以及带限和平滑所需PCM
系统。此装置被设计在两个同步操作和
异步应用程序，并包含一个片上精密基准电压源
电压。
这个设备具有一个输入端的运算放大器，它的输出是输入到
编码器部分。编码器部分立即低通滤波器的模拟
具有活性的R -C滤波器的信号，以消除从非常高频率的噪音
调制下至通带通过的开关电容滤波器。从
活性的R -C滤波器，将模拟信号转换为差分信号。由此
点，所有的模拟信号处理被差分进行。这样可以使处理
模拟信号是两次通过一单端所允许的振幅的
设计，从而降低了噪音的意义都反转和
非反相的信号路径。此差分设计的另一个优点是，
噪声通过电源注入是一个共模信号，该信号
取消时反相和非反相的信号被重新组合。这
极大地提高了电源抑制比。
差分转换器之后，一个差分开关电容滤波器频带 -
通过从200赫兹到3400赫兹的模拟信号的信号被数字化之前
由差分压缩的A / D转换器。
该解码器接收PCM数据，并使用差分D / A扩展它
转换器。在D / A的输出是低通滤波，在3400赫兹和氮化硅/ X的
由差补偿开关电容滤波器。然后该信号被滤波
通过活性的R- C滤波器，以消除带外的交换的能量
电容滤波。
该MC14LC5480 PCM编解码器，过滤器接受各种时钟格式，
包括短帧同步，长帧同步， IDL和GCI时机
环境。该器件还与摩托罗拉的家庭兼容性
电信产品，包括MC14LC5472 U-反式接口
ceiver ， MC145474 / 75 S / T接口收发器， MC145532 ADPCM反式
编码器， MC145422 / 26 UDLT -1， MC145421 / 25 UDLT -2，和MC3419 / MC33120
SLIC 。
该MC14LC5480 PCM编码解码滤波器采用的CMOS由于其可靠
低功耗的性能和成熟的能力，为复杂的模拟/数字VLSI
功能。
引脚对引脚替代MC145480
采用5 V单电源供电
15毫瓦，省电0.01 mW的典型功耗
全差分模拟电路设计的低噪声
传输带通和接收低通滤波器片
活跃的R- C预过滤和后过滤
沐法和引脚选择A- law压扩
片内精密参考电压（ 1.575 V）
推挽式300
使用外部增益功率驱动器调整
MC145536EVK是评估套件还包括了MC145532
ADPCM代码转换器
MC14LC5480
P后缀
塑料DIP
CASE 738
20
1
20
1
DW后缀
SOG套餐
CASE 751D
飞思卡尔半导体公司...
20
1
SD后缀
SSOP
CASE 940C
订购信息
MC14LC5480P
MC14LC5480DW
MC14LC5480SD
塑料DIP
SOG套餐
SSOP
引脚分配
RO +
RO-
PI
宝
PO +
VDD
FSR
DR
BCLKR
PDI
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VAG
TI +
TI-
TG
慕/ A
VSS
FST
DT
BCLKT
MCLK
本文件包含的新产品信息。在此说明和信息，如有变更，恕不另行通知。
修订版0.1
5/96
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
RO +
RO -
频率
PI
FSR
PO -
-
+
BCLKR
慕/ A
顺序
和
控制
1.575 V
REF
1
2.4 V
参考
PDI
MCLK
BCLKT
FST
DAC
接受
移
注册
DR
SHARED
DAC
PO +
-1
VDD
VSS
飞思卡尔半导体公司...
VAG
TG
TI -
TI +
-
+
频率
ADC
发送
移
注册
DT
图1. MC14LC5480 PCM编解码器，过滤器框图
设备描述
的PCM编解码器，过滤器，用于数字化和reconstruct-
荷兰国际集团的人声。这些装置主要用于使用
电话网，以促进语音转换和反式
使命。一旦语音被数字化，它可通过切换
数字切换方法或传输距离长（ T1 ，
微波，卫星等） ，而不会降低。名字
编解码器是从'编码器'的模拟到数字的首字母缩写
转换器（ADC），用于数字化语音，以及'解码器''为
数字 - 模拟转换器（DAC），用于reconstruct-
荷兰国际集团的声音。编码解码器是同时做两ADC的单台设备
和DAC转换。
数字化语音可理解需要一个信号对失真
的大约30dB以上的大约40分贝动态范围的比例。
这可以通过用一个线性13位ADC和
数模转换器，但将远远超过所需要的信号与失真
比率大于40分贝以下的峰值幅度较大的扩增
突地。这多余的性能，每牺牲数据
样本。数据还原的两种方法是通过执行
压缩的13位线性方案来扩
伪对数的8位方案。这两个扩
方案是：沐-255法，主要在北美和
日本;和A律，在欧洲主要使用。这些命
panding方案被广泛接受的世界。这些compand-
荷兰国际集团计划遵循一个分段或''分段线性'曲线
格式为符号位， 3弦位和4位的步骤。为
一个给定的和弦，以下步骤均16具有相同的电压
加权。作为模拟输入上的电压增加，则
四步位递增，携带三个和弦位
其中增加。当弦位增量，所述步骤
比特加倍电压加权。这将导致一个effec-
6位（号+和弦+四步位）跨越略去分辨率
42 dB动态范围（ 7和弦高于0 ， 6分贝每
和弦） 。
在采样环境中，奈奎斯特理论认为，以
正确采样的连续信号时，它必须在一个采样
频率高于两倍的信号的最高频率较高
组件。声音中包含上述3千赫的频谱能量，但
它的缺失是不损害可懂度。以减少
数字数据速率，这是正比于采样速率，一个
8 kHz采样率获得通过，具有频带 - 一致
宽度为3千赫。此采样需要一个低通滤波器，以
从扭曲限制上述3千赫的高频能量
带内的信号。电话线也受
50/60赫兹电源线耦合，其必须被衰减
从模拟到之前通过高通滤波器的信号
数字转换器。
数字 - 模拟转换过程中重构一个
所需的带内信号，该信号具有楼梯版本
带内信号的光谱图像调制有关
采样频率及其谐波。这些光谱图像
是所谓的混叠成分，其中需要被衰减
以获得所需的信号。低通滤波器用于AT-
tenuate这些混叠成分通常被称为重
建设或平滑滤波器。
该MC14LC5480 PCM编码解码滤波器具有编解码器，这两个
presampling和重建滤波器，一个高精度电压
参考片，并且无需外部元件。
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
引脚说明
电源
VDD
正电源（引脚6 ）
这是最正的电源，通常是CON-
连接至+ 5V。该引脚应去耦至VSS用
0.1
F
陶瓷电容器。
VSS
负电源（引脚15 ）
这是最负的电源，通常是
连接到0V。
VAG
模拟地输出（引脚20 ）
此输出引脚提供一个中间电源模拟地稳压
ulated至2.4 V.该引脚去耦至VSS用
0.01
F
0.1
F
陶瓷电容器。所有的模拟信号亲
该装置内的cessing被引用到这个引脚。如果非盟
DIO信号进行处理被引用到V SS ，然后
特殊的预防措施必须被用来避免噪音之间
V SS和VAG引脚。是指在应用程序的信息
本文档以获取更多信息。在VAG引脚变为
高阻抗时，此装置处于断电
模式。
控制
慕/ A
慕/ A法选择（引脚16 ）
该管脚控制压缩编码器和
膨胀的解码器。 Mu律压扩选择
当此引脚连接到VDD和A律压扩是
当选择该引脚连接到VSS 。
PDI
关断输入（引脚10 ）
该引脚使器件进入低功耗模式
当一个逻辑0被施加。当该器件掉电，
所有的时钟被门断开，所有的偏置电流被接通
关闭，这将导致RO + ， RO- ， PO- ， PO + ， TG ， VAG ，和DT到
成为高阻抗。该设备将正常工作
当一个逻辑1被应用到该引脚。该设备经过
一，当该引脚被送到一个逻辑1电顺序
状态，从而防止DT PCM输出从变低im-
pedance用于至少两个周期的FST 。该过滤器必须解决
出DT PCM输出或RO + RO-或接收之前
模拟输出将是一个有效的模拟信号。
模拟接口
TI +
传输模拟输入（同相） （引脚19 ）
这是发送的输入增益的非反相输入端
设置运算放大器。该引脚可容纳一个differ-
无穷区间为单端电路的输入增益设置运
功放。这允许被引用到V SS的输入信号
引脚为电平移位到VAG引脚的最小噪声。
该管脚可被连接到所述的VAG销为一反相
如果输入信号是已经为参考放大器配置
转制为VAG引脚。在TI +的共模范围
和TI-引脚为1.2 V，以V DD减去2五，这是一个FET
门控输入。连接TI +引脚连接到V DD将会把这一上午
plifier的输出（TG）为高阻抗状态，从而允许 -
荷兰国际集团的TG引脚以用作高阻抗输入到
发送滤波器。
TI
传输模拟输入（反相） （引脚18 ）
这是的发射增益的反相输入端设置OP-
erational放大器。增益设置电阻通常是CON-
从这个引脚TG从这个引脚的模拟连接的
信号源。在TI +和TI-的共模范围
引脚为1.2 V至VDD - 2 V ，这是一个FET的栅极输入。
连接TI +引脚连接到VDD将会把该放大器的输出
放（TG）为高阻抗状态，从而使TG
销以用作高阻抗输入到发射滤波器。
TG
发送增益（引脚17 ）
这是的发射增益的输出设定操作
放大器和输入到发射带通滤波器。这
运算放大器能够驱动一个2 kΩ的负载。连接TI +
引脚连接到VDD将会把该放大器的输出（ TG）成高
阻抗状态，从而使TG引脚以用作
高阻抗输入到发射滤波器。在这一切的信号
脚被引用到VAG引脚。该引脚为高阻抗
当该装置处于断电模式。
RO +
接收模拟输出（非反相） （引脚1 ）
这是接收平滑的非反相输出
从数字 - 模拟转换器进行过滤。该输出
能够驱动一个2 k负载到1.575 V峰值参考的
在VAG引脚。该引脚为高阻抗时，该设备是在
在断电模式。
RO “
接收模拟输出（反相） （ 2脚）
这是接收平滑滤波器的反相输出
从数字 - 模拟转换器。此输出能
驾驶2 k负载到1.575 V峰引用到VAG
引脚。该引脚为高阻抗时，该设备是在
断电模式。
PI
功放输入端（引脚3 ）
这是反相输入到PO-放大器。非
反相输入PO-放大器内部连接到
VAG引脚。该PI和PO-引脚用于外部电阻
在反相运算放大器电路的增益器来设置增益
PO +和PO-推挽功率放大输出。连接 -
荷兰国际集团PI到VDD将电源在电源驱动器放大器和
在PO +和PO-输出将是高阻抗。
PO
功率放大器的输出（反相） （引脚4 ）
这是反相功率放大器的输出，它被用来
以提供一个反馈信号给PI销设置的增益
推挽功率放大器输出。该引脚可
驾驶300
负载PO + 。该PO +和PO-输出
差（推拉），并能够驱动300
负载
3.15 V峰值，这是6.3伏峰 - 峰值。偏置电压
而这个输出信号的参考是VAG引脚。在VAG
引脚不能源出或吸入尽可能多的电流，该引脚和
飞思卡尔半导体公司...
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
因此，低阻抗负载必须是PO +之间
PO- 。 PI连接到VDD将电源在电源驱动器
放大器和PO +和PO-输出将是高阻抗
ANCE 。该引脚也高阻抗时，该设备是
由PDI引脚关断。
PO +
功放输出（非反相） （引脚5 ）
这是在非反相功率放大器的输出，这是
反相版本在PO-信号。该引脚可
驾驶300
加载到PO- 。 PI连接到VDD会
掉电电源驱动放大器和PO +和
PO-输出将是高阻抗。该引脚也很高im-
当装置断电时由PDI销pedance 。
见PI和PO-以获取更多信息。
数字接口
FSR
帧同步，接收端（引脚7 ）
当在长帧同步或短帧同步使用
模式下，该引脚接受一个8 kHz的时钟，用于同步
串行PCM数据在DR引脚的输入。 FSR可
异步FST在长帧同步或短
帧同步模式。当ISDN模式（ IDL或GCI ）有
被选中与BCLKR ，该引脚选择其中B1 （逻辑0 ）
或B2 （逻辑1）作为活动数据通道。
BCLKR
位时钟，接收端（引脚9 ）
当在长帧同步或短帧同步使用
模式下，该引脚接受来自64位任意时钟频率
4096千赫。当该引脚为逻辑1 ， FST ， BCLKT ， DT ，
和DR成为IDL接口兼容。当该引脚为
在逻辑举行0 ， FST ， BCLKT ，DT和DR成为GCI接口
面对兼容。
DR
数据，接收端（引脚8 ）
该引脚为PCM数据输入，并且在一个长帧时
同步或短帧同步模式由FSR控制，
BCLKR 。当在IDL或GCI模式下，此数据传送是
通过FST和BCLKT控制。 FSR及BCLKR选择
B信道与ISDN的方式，分别。
飞思卡尔半导体公司...
MCLK
主时钟（引脚11 ）
这是主时钟输入引脚。时钟信号施加
这个引脚用来产生内部256 kHz时钟和
该开关电容滤波器， ADC的测序信号
和DAC 。内部预分频器逻辑比较的时钟
该引脚在FST （ 8 kHz）的时钟，并自动将
接受256 ， 512 ， 1536 ， 1544 ， 2048 ， 2560 ，或4096千赫。为
256和512 kHz的MCLK频率， MCLK必须同步
异步的，大约上升沿对准FST 。为
最佳的性能，在1.536 MHz的频率，
高， MCLK应该是同步的，大约利培
荷兰国际集团边缘对齐的FST的上升沿。在很多应用
褶皱， MCLK可以绑在BCLKT销。
FST
帧同步，发送（引脚14 ）
该引脚接受一个8 kHz的时钟同步输出
把串行PCM数据在DT引脚。此输入的COM
兼容各种标准，包括IDL ，长帧
同步，短帧同步和GCI格式。如果两个FST和
FSR保持低电平数为8 kHz帧，器件将
断电。
BCLKT
位时钟，发送端（引脚12 ）
这个引脚控制发送PCM数据的传输速率。在
该IDL和GCI模式同时控制的传送速率
接收PCM数据。该引脚可以接受任何位时钟频率
昆西从64到4096千赫长帧同步和短
帧同步定时。该引脚可以接受的时钟频率
从256 kHz至4.096兆赫IDL模式，并从512千赫
以6.176兆赫GCI定时模式。
DT
数据传输（引脚13 ）
这个引脚通过FST和BCLKT控制，高im-
pedance输出PCM数据时除外。当操作
在IDL和GCI模式，数据无论是在B1或B2输出
如选择FSR通道。该引脚为高阻抗
当该装置处于断电模式。
功能说明
模拟接口和信号路径
这个设备的发送部分包括一个低噪声，
三端运算放大器能够驱动2 kΩ的负载。这
运算放大器TI + （引脚19 ）和TI- （引脚18 ）和它的投入
输出为TG （引脚17 ） 。该运算放大器旨在成为置信
gured在反相增益电路。模拟信号可以是
直接施加到TG销如果该发射运算放大器是不知疲倦
pendently断电通过将TI +和TI-
输入到电源VDD 。在TG端子变为高
阻抗当发送运算放大器断电。该
TG引脚内部连接到一个3极抗混叠前
过滤器。该预过滤器包括一个2极巴特沃斯有源
低通滤波器，接着是单个无源极。该预
过滤器之后是一个单端到差分转换器
这是主频为512千赫。所有后续的模拟处理
采用全差分电路。下一节是fully-
差， 5极开关电容器低通滤波器与一个
3.4 kHz的截止频率。此过滤器后是一个3极
具有截止频开关电容高通滤波器
昆西约200Hz 。这种高通阶段都有反
使命零直流，消除来自任何直流到来
模拟输入或从在预累计运算放大器的偏移
割让滤波器阶段。高通滤波器的最后阶段是
一个自动调零采样和保持放大器。
一个带隙电压基准发生器和数字 -
数模转换器（DAC ）是由发射和重新共享
人为对象的部分。该自动调零，开关电容
带隙基准源产生精确的正，负
参考电压是几乎独立于温度的
自命电源电压。二进制加权电容
阵列（ CDAC ）形成的压扩结构的和弦，
而电阻串（ RDAC ）实现了线性步骤
在每个和弦。编码过程中使用的数模转换器，所述
电压基准和一帧接一帧的自动调零
比较器来实现逐次逼近CON-
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
版本算法。所有涉及的模拟电路的
数据转换（参考电压， RDAC ，华助会，并
比较器）与一个差分结构来实现。
所述接收部分包括：将DAC如上所述，一个
采样保持放大器，一个5杆， 3400 Hz的钙交换
pacitor低通滤波器的SiN x / X的校正，和一个二极
有源平滑滤波器，以减少的频谱分量
开关电容滤波器。平滑滤波器的输出
之三是由一个放大器，它是在反渗透+和输出缓冲
RO-引脚。这些输出能够驱动4 kΩ的负载
差分或2 k负载到VAG引脚。该MC14LC5480
还具有一对被连接在一个功率放大器
推挽配置。该PI引脚是反相输入
的PO-功率放大器。非反相输入端是内部
绑在VAG销。这允许在使用这个放大器
反相增益电路用两个外部电阻器。该PO +
放大器具有负一的增益，并在内部进行CON-
连接至该PO-输出。这种完整的电源运放电路
扣器是差分（推挽）放大器具有可调增益
是能够找到一个300的
加载到+12 dBm的。该
的功率放大器可被独立地断电
通过连接PI引脚连接到VDD休息的芯片。
对DT输出将保持为在高阻抗状态
上电后至少两个FST脉冲。
主时钟
因为这个编解码滤波器的设计有单个DAC architec-
TURE时， MCLK引脚作为主时钟的所有模拟
信号处理，包括模拟 - 数字转换，
数字 - 模拟转换，并且发送和接收滤波器
此装置的tering功能。的时钟频率施加到
在MCLK引脚可能是256千赫， 512千赫， 1.536兆赫，
1.544兆赫， 2.048兆赫， 2.56兆赫，或4.096兆赫。这DE-
副具有预分频器，可自动确定适当的
分比，以用于MCLK输入的，实现了重新
quired 256 kHz内部时钟序列。该时钟再
在MCLK输入quirements是独立的PCM的
数据传输模式（即，长帧同步，短帧
同步， IDL的模式，或GCI模式）。
数字I / O
该MC14LC5480可通过引脚选择为穆律或A律。
表1示出了8位的数据字格式为正和
负零点和满度为扩计划
（参照表3和4 ，在本文档的末尾为一个COM
完整的PCM码字转换表） 。表2显示了一系列
八PCM字为木律和A律的corre-
有反应到数字毫瓦。数字毫瓦是1千赫校准 -
通过定义的DAC重建振器信号
绝对收益或0 dBm0的传输电平点（ TLP ）
该DAC 。 0 dBm0的水平Mu律为3.17 dB以下的
最高级别的正常曝光的音频信号。 0 dBm0的
对于A律水平低于最高级别的3.14分贝
正常曝光的音频信号。为PCM数据传输的定时是
自主选择的扩计划。请参阅
图2为四PCM的总结和比较
该设备的数据接口模式。
飞思卡尔半导体公司...
掉电
有把这个装置插入一个低的两种方法
功耗模式，这使得该装置nonfunc-
作和消耗几乎没有权力。 PDI是上电
下来，当为低电平输入引脚，可关断
装置。另一种方式在设备下到权力是双方持有
在FST和FSR引脚为低电平。当芯片断电时，
在VAG ， TG ， RO + ， RO- ， PO + ， PO-和DT输出为高电平
阻抗。到芯片返回到通电状态时， PDI
必须要高，并在FST帧同步脉冲必须存在。
表1. PCM编码的零点和满度
μ律
水平
L
l
+满量程
+零
=零
=满量程
签位
1
1
0
0
弦位
000
111
111
000
步骤位
0000
1111
1111
0000
签位
1
1
0
0
A律
弦位
010
101
101
010
步骤位
1010
0101
0101
1010
表2. PCM编码数字毫瓦
μ律
相
Ph
π/8
3π/8
5π/8
7π/8
9π/8
11π/8
13π/8
15π/8
签位
0
0
0
0
1
1
1
1
弦位
001
000
000
001
001
000
000
001
步骤位
1110
1011
1011
1110
1110
1011
1011
1110
签位
0
0
0
0
1
1
1
1
A律
弦位
011
010
010
011
011
010
010
011
步骤位
0100
0001
0001
0100
0100
0001
0001
0100
欲了解更多有关该产品，
转到： www.freescale.com
摩托罗拉
半导体技术资料
订购此文件
通过MC14LC5480 / D
超前信息
5 V PCM编解码器，过滤器
该MC14LC5480为每声道PCM编解码器，过滤器通用与
引脚可选的Mu律或A律压扩，并提供20引脚DIP ，
SOG ，和SSOP封装。该器件进行语音数字化，
重建以及带限和平滑所需PCM
系统。此装置被设计在两个同步操作和
异步应用程序，并包含一个片上精密基准电压源
电压。
这个设备具有一个输入端的运算放大器，它的输出是输入到
编码器部分。编码器部分立即低通滤波器的模拟
具有活性的R -C滤波器的信号，以消除从非常高频率的噪音
调制下至通带通过的开关电容滤波器。从
活性的R -C滤波器，将模拟信号转换为差分信号。由此
点，所有的模拟信号处理被差分进行。这样可以使处理
模拟信号是两次通过一单端所允许的振幅的
设计，从而降低了噪音的意义都反转和
非反相的信号路径。此差分设计的另一个优点是，
噪声通过电源注入是一个共模信号，该信号
取消时反相和非反相的信号被重新组合。这
极大地提高了电源抑制比。
差分转换器之后，一个差分开关电容滤波器频带 -
通过从200赫兹到3400赫兹的模拟信号的信号被数字化之前
由差分压缩的A / D转换器。
该解码器接收PCM数据，并使用差分D / A扩展它
转换器。在D / A的输出是低通滤波，在3400赫兹和氮化硅/ X的
由差补偿开关电容滤波器。然后该信号被滤波
通过活性的R- C滤波器，以消除带外的交换的能量
电容滤波。
该MC14LC5480 PCM编解码器，过滤器接受各种时钟格式，
包括短帧同步，长帧同步， IDL和GCI时机
环境。该器件还与摩托罗拉的家庭兼容性
电信产品，包括MC14LC5472 U-反式接口
ceiver ， MC145474 / 75 S / T接口收发器， MC145532 ADPCM反式
编码器， MC145422 / 26 UDLT -1， MC145421 / 25 UDLT -2，和MC3419 / MC33120
SLIC 。
该MC14LC5480 PCM编码解码滤波器采用的CMOS由于其可靠
低功耗的性能和成熟的能力，为复杂的模拟/数字VLSI
功能。
引脚对引脚替代MC145480
采用5 V单电源供电
15毫瓦，省电0.01 mW的典型功耗
全差分模拟电路设计的低噪声
传输带通和接收低通滤波器片
活跃的R- C预过滤和后过滤
沐法和引脚选择A- law压扩
片内精密参考电压（ 1.575 V）
推挽式300
使用外部增益功率驱动器调整
MC145536EVK是评估套件还包括了MC145532
ADPCM代码转换器
MC14LC5480
P后缀
塑料DIP
CASE 738
20
1
20
1
DW后缀
SOG套餐
CASE 751D
20
1
SD后缀
SSOP
CASE 940C
订购信息
MC14LC5480P
MC14LC5480DW
MC14LC5480SD
塑料DIP
SOG套餐
SSOP
引脚分配
RO +
RO “
PI
PO
PO +
VDD
FSR
DR
BCLKR
PDI
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VAG
TI +
TI
TG
慕/ A
VSS
FST
DT
BCLKT
MCLK
本文件包含的新产品信息。在此说明和信息，如有变更，恕不另行通知。
修订版0.1
5/96
摩托罗拉公司1996年
摩托罗拉
MC14LC5480
1
RO +
RO
频率
PI
DAC
接受
移
注册
DR
FSR
宝=
–
+
SHARED
DAC
PO +
–1
顺序
和
控制
1.575 V
REF
1
2.4 V
参考
BCLKR
慕/ A
PDI
MCLK
BCLKT
FST
TG
TI -
TI +
–
+
频率
ADC
发送
移
注册
VDD
VSS
VAG
DT
图1. MC14LC5480 PCM编解码器，过滤器框图
设备描述
的PCM编解码器，过滤器，用于数字化和reconstruct-
荷兰国际集团的人声。这些装置主要用于使用
电话网，以促进语音转换和反式
使命。一旦语音被数字化，它可通过切换
数字切换方法或传输距离长（ T1 ，
微波，卫星等） ，而不会降低。名字
编解码器是从'编码器'的模拟到数字的首字母缩写
转换器（ADC），用于数字化语音，以及'解码器''为
数字 - 模拟转换器（DAC），用于reconstruct-
荷兰国际集团的声音。编码解码器是同时做两ADC的单台设备
和DAC转换。
数字化语音可理解需要一个信号对失真
的大约30dB以上的大约40分贝动态范围的比例。
这可以通过用一个线性13位ADC和
数模转换器，但将远远超过所需要的信号与失真
比率大于40分贝以下的峰值幅度较大的扩增
突地。这多余的性能，每牺牲数据
样本。数据还原的两种方法是通过执行
压缩的13位线性方案来扩
伪对数的8位方案。这两个扩
方案是：沐-255法，主要在北美和
日本;和A律，在欧洲主要使用。这些命
panding方案被广泛接受的世界。这些compand-
荷兰国际集团计划遵循一个分段或''分段线性'曲线
格式为符号位， 3弦位和4位的步骤。为
一个给定的和弦，以下步骤均16具有相同的电压
加权。作为模拟输入上的电压增加，则
四步位递增，携带三个和弦位
其中增加。当弦位增量，所述步骤
比特加倍电压加权。这将导致一个effec-
6位（号+和弦+四步位）跨越略去分辨率
42 dB动态范围（ 7和弦高于0 ， 6分贝每
和弦） 。
在采样环境中，奈奎斯特理论认为，以
正确采样的连续信号时，它必须在一个采样
频率高于两倍的信号的最高频率较高
组件。声音中包含上述3千赫的频谱能量，但
它的缺失是不损害可懂度。以减少
数字数据速率，这是正比于采样速率，一个
8 kHz采样率获得通过，具有频带 - 一致
宽度为3千赫。此采样需要一个低通滤波器，以
从扭曲限制上述3千赫的高频能量
带内的信号。电话线也受
50/60赫兹电源线耦合，其必须被衰减
从模拟到之前通过高通滤波器的信号
数字转换器。
数字 - 模拟转换过程中重构一个
所需的带内信号，该信号具有楼梯版本
带内信号的光谱图像调制有关
采样频率及其谐波。这些光谱图像
是所谓的混叠成分，其中需要被衰减
以获得所需的信号。低通滤波器用于AT-
tenuate这些混叠成分通常被称为重
建设或平滑滤波器。
该MC14LC5480 PCM编码解码滤波器具有编解码器，这两个
presampling和重建滤波器，一个高精度电压
参考片，并且无需外部元件。
MC14LC5480
2
摩托罗拉
引脚说明
电源
VDD
正电源（引脚6 ）
这是最正的电源，通常是CON-
连接至+ 5V。该引脚应去耦至VSS用
0.1
F
陶瓷电容器。
VSS
负电源（引脚15 ）
这是最负的电源，通常是
连接到0V。
VAG
模拟地输出（引脚20 ）
此输出引脚提供一个中间电源模拟地稳压
ulated至2.4 V.该引脚去耦至VSS用
0.01
F
0.1
F
陶瓷电容器。所有的模拟信号亲
该装置内的cessing被引用到这个引脚。如果非盟
DIO信号进行处理被引用到V SS ，然后
特殊的预防措施必须被用来避免噪音之间
V SS和VAG引脚。是指在应用程序的信息
本文档以获取更多信息。在VAG引脚变为
高阻抗时，此装置处于断电
模式。
控制
慕/ A
慕/ A法选择（引脚16 ）
该管脚控制压缩编码器和
膨胀的解码器。 Mu律压扩选择
当此引脚连接到VDD和A律压扩是
当选择该引脚连接到VSS 。
PDI
关断输入（引脚10 ）
该引脚使器件进入低功耗模式
当一个逻辑0被施加。当该器件掉电，
所有的时钟被门断开，所有的偏置电流被接通
关闭，这将导致RO + ， RO- ， PO- ， PO + ， TG ， VAG ，和DT到
成为高阻抗。该设备将正常工作
当一个逻辑1被应用到该引脚。该设备经过
一，当该引脚被送到一个逻辑1电顺序
状态，从而防止DT PCM输出从变低im-
pedance用于至少两个周期的FST 。该过滤器必须解决
出DT PCM输出或RO + RO-或接收之前
模拟输出将是一个有效的模拟信号。
模拟接口
TI +
传输模拟输入（同相） （引脚19 ）
这是发送的输入增益的非反相输入端
设置运算放大器。该引脚可容纳一个differ-
无穷区间为单端电路的输入增益设置运
功放。这允许被引用到V SS的输入信号
引脚为电平移位到VAG引脚的最小噪声。
该管脚可被连接到所述的VAG销为一反相
如果输入信号是已经为参考放大器配置
转制为VAG引脚。在TI +的共模范围
和TI-引脚为1.2 V，以V DD减去2五，这是一个FET
门控输入。连接TI +引脚连接到V DD将会把这一上午
plifier的输出（TG）为高阻抗状态，从而允许 -
荷兰国际集团的TG引脚以用作高阻抗输入到
发送滤波器。
TI
传输模拟输入（反相） （引脚18 ）
这是的发射增益的反相输入端设置OP-
erational放大器。增益设置电阻通常是CON-
从这个引脚TG从这个引脚的模拟连接的
信号源。在TI +和TI-的共模范围
引脚为1.2 V至VDD - 2 V ，这是一个FET的栅极输入。
连接TI +引脚连接到VDD将会把该放大器的输出
放（TG）为高阻抗状态，从而使TG
销以用作高阻抗输入到发射滤波器。
TG
发送增益（引脚17 ）
这是的发射增益的输出设定操作
放大器和输入到发射带通滤波器。这
运算放大器能够驱动一个2 kΩ的负载。连接TI +
引脚连接到VDD将会把该放大器的输出（ TG）成高
阻抗状态，从而使TG引脚以用作
高阻抗输入到发射滤波器。在这一切的信号
脚被引用到VAG引脚。该引脚为高阻抗
当该装置处于断电模式。
RO +
接收模拟输出（非反相） （引脚1 ）
这是接收平滑的非反相输出
从数字 - 模拟转换器进行过滤。该输出
能够驱动一个2 k负载到1.575 V峰值参考的
在VAG引脚。该引脚为高阻抗时，该设备是在
在断电模式。
RO “
接收模拟输出（反相） （ 2脚）
这是接收平滑滤波器的反相输出
从数字 - 模拟转换器。此输出能
驾驶2 k负载到1.575 V峰引用到VAG
引脚。该引脚为高阻抗时，该设备是在
断电模式。
PI
功放输入端（引脚3 ）
这是反相输入到PO-放大器。非
反相输入PO-放大器内部连接到
VAG引脚。该PI和PO-引脚用于外部电阻
在反相运算放大器电路的增益器来设置增益
PO +和PO-推挽功率放大输出。连接 -
荷兰国际集团PI到VDD将电源在电源驱动器放大器和
在PO +和PO-输出将是高阻抗。
PO
功率放大器的输出（反相） （引脚4 ）
这是反相功率放大器的输出，它被用来
以提供一个反馈信号给PI销设置的增益
推挽功率放大器输出。该引脚可
驾驶300
负载PO + 。该PO +和PO-输出
差（推拉），并能够驱动300
负载
3.15 V峰值，这是6.3伏峰 - 峰值。偏置电压
而这个输出信号的参考是VAG引脚。在VAG
引脚不能源出或吸入尽可能多的电流，该引脚和
摩托罗拉
MC14LC5480
3
因此，低阻抗负载必须是PO +之间
PO- 。 PI连接到VDD将电源在电源驱动器
放大器和PO +和PO-输出将是高阻抗
ANCE 。该引脚也高阻抗时，该设备是
由PDI引脚关断。
PO +
功放输出（非反相） （引脚5 ）
这是在非反相功率放大器的输出，这是
反相版本在PO-信号。该引脚可
驾驶300
加载到PO- 。 PI连接到VDD会
掉电电源驱动放大器和PO +和
PO-输出将是高阻抗。该引脚也很高im-
当装置断电时由PDI销pedance 。
见PI和PO-以获取更多信息。
数字接口
MCLK
主时钟（引脚11 ）
这是主时钟输入引脚。时钟信号施加
这个引脚用来产生内部256 kHz时钟和
该开关电容滤波器， ADC的测序信号
和DAC 。内部预分频器逻辑比较的时钟
该引脚在FST （ 8 kHz）的时钟，并自动将
接受256 ， 512 ， 1536 ， 1544 ， 2048 ， 2560 ，或4096千赫。为
256和512 kHz的MCLK频率， MCLK必须同步
异步的，大约上升沿对准FST 。为
最佳的性能，在1.536 MHz的频率，
高， MCLK应该是同步的，大约利培
荷兰国际集团边缘对齐的FST的上升沿。在很多应用
褶皱， MCLK可以绑在BCLKT销。
FST
帧同步，发送（引脚14 ）
该引脚接受一个8 kHz的时钟同步输出
把串行PCM数据在DT引脚。此输入的COM
兼容各种标准，包括IDL ，长帧
同步，短帧同步和GCI格式。如果两个FST和
FSR保持低电平数为8 kHz帧，器件将
断电。
BCLKT
位时钟，发送端（引脚12 ）
这个引脚控制发送PCM数据的传输速率。在
该IDL和GCI模式同时控制的传送速率
接收PCM数据。该引脚可以接受任何位时钟频率
昆西从64到4096千赫长帧同步和短
帧同步定时。该引脚可以接受的时钟频率
从256 kHz至4.096兆赫IDL模式，并从512千赫
以6.176兆赫GCI定时模式。
DT
数据传输（引脚13 ）
这个引脚通过FST和BCLKT控制，高im-
pedance输出PCM数据时除外。当操作
在IDL和GCI模式，数据无论是在B1或B2输出
如选择FSR通道。该引脚为高阻抗
当该装置处于断电模式。
FSR
帧同步，接收端（引脚7 ）
当在长帧同步或短帧同步使用
模式下，该引脚接受一个8 kHz的时钟，用于同步
串行PCM数据在DR引脚的输入。 FSR可
异步FST在长帧同步或短
帧同步模式。当ISDN模式（ IDL或GCI ）有
被选中与BCLKR ，该引脚选择其中B1 （逻辑0 ）
或B2 （逻辑1）作为活动数据通道。
BCLKR
位时钟，接收端（引脚9 ）
当在长帧同步或短帧同步使用
模式下，该引脚接受来自64位任意时钟频率
4096千赫。当该引脚为逻辑1 ， FST ， BCLKT ， DT ，
和DR成为IDL接口兼容。当该引脚为
在逻辑举行0 ， FST ， BCLKT ，DT和DR成为GCI接口
面对兼容。
DR
数据，接收端（引脚8 ）
该引脚为PCM数据输入，并且在一个长帧时
同步或短帧同步模式由FSR控制，
BCLKR 。当在IDL或GCI模式下，此数据传送是
通过FST和BCLKT控制。 FSR及BCLKR选择
B信道与ISDN的方式，分别。
功能说明
模拟接口和信号路径
这个设备的发送部分包括一个低噪声，
三端运算放大器能够驱动2 kΩ的负载。这
运算放大器TI + （引脚19 ）和TI- （引脚18 ）和它的投入
输出为TG （引脚17 ） 。该运算放大器旨在成为置信
gured在反相增益电路。模拟信号可以是
直接施加到TG销如果该发射运算放大器是不知疲倦
pendently断电通过将TI +和TI-
输入到电源VDD 。在TG端子变为高
阻抗当发送运算放大器断电。该
TG引脚内部连接到一个3极抗混叠前
过滤器。该预过滤器包括一个2极巴特沃斯有源
低通滤波器，接着是单个无源极。该预
过滤器之后是一个单端到差分转换器
这是主频为512千赫。所有后续的模拟处理
采用全差分电路。下一节是fully-
差， 5极开关电容器低通滤波器与一个
3.4 kHz的截止频率。此过滤器后是一个3极
具有截止频开关电容高通滤波器
昆西约200Hz 。这种高通阶段都有反
使命零直流，消除来自任何直流到来
模拟输入或从在预累计运算放大器的偏移
割让滤波器阶段。高通滤波器的最后阶段是
一个自动调零采样和保持放大器。
一个带隙电压基准发生器和数字 -
数模转换器（DAC ）是由发射和重新共享
人为对象的部分。该自动调零，开关电容
带隙基准源产生精确的正，负
参考电压是几乎独立于温度的
自命电源电压。二进制加权电容
阵列（ CDAC ）形成的压扩结构的和弦，
而电阻串（ RDAC ）实现了线性步骤
在每个和弦。编码过程中使用的数模转换器，所述
电压基准和一帧接一帧的自动调零
比较器来实现逐次逼近CON-
MC14LC5480
4
摩托罗拉
版本算法。所有涉及的模拟电路的
数据转换（参考电压， RDAC ，华助会，并
比较器）与一个差分结构来实现。
所述接收部分包括：将DAC如上所述，一个
采样保持放大器，一个5杆， 3400 Hz的钙交换
pacitor低通滤波器的SiN x / X的校正，和一个二极
有源平滑滤波器，以减少的频谱分量
开关电容滤波器。平滑滤波器的输出
之三是由一个放大器，它是在反渗透+和输出缓冲
RO-引脚。这些输出能够驱动4 kΩ的负载
差分或2 k负载到VAG引脚。该MC14LC5480
还具有一对被连接在一个功率放大器
推挽配置。该PI引脚是反相输入
的PO-功率放大器。非反相输入端是内部
绑在VAG销。这允许在使用这个放大器
反相增益电路用两个外部电阻器。该PO +
放大器具有负一的增益，并在内部进行CON-
连接至该PO-输出。这种完整的电源运放电路
扣器是差分（推挽）放大器具有可调增益
是能够找到一个300的
加载到+12 dBm的。该
的功率放大器可被独立地断电
通过连接PI引脚连接到VDD休息的芯片。
对DT输出将保持为在高阻抗状态
上电后至少两个FST脉冲。
主时钟
因为这个编解码滤波器的设计有单个DAC architec-
TURE时， MCLK引脚作为主时钟的所有模拟
信号处理，包括模拟 - 数字转换，
数字 - 模拟转换，并且发送和接收滤波器
此装置的tering功能。的时钟频率施加到
在MCLK引脚可能是256千赫， 512千赫， 1.536兆赫，
1.544兆赫， 2.048兆赫， 2.56兆赫，或4.096兆赫。这DE-
副具有预分频器，可自动确定适当的
分比，以用于MCLK输入的，实现了重新
quired 256 kHz内部时钟序列。该时钟再
在MCLK输入quirements是独立的PCM的
数据传输模式（即，长帧同步，短帧
同步， IDL的模式，或GCI模式）。
数字I / O
该MC14LC5480可通过引脚选择为穆律或A律。
表1示出了8位的数据字格式为正和
负零点和满度为扩计划
（参照表3和4 ，在本文档的末尾为一个COM
完整的PCM码字转换表） 。表2显示了一系列
八PCM字为木律和A律的corre-
有反应到数字毫瓦。数字毫瓦是1千赫校准 -
通过定义的DAC重建振器信号
绝对收益或0 dBm0的传输电平点（ TLP ）
该DAC 。 0 dBm0的水平Mu律为3.17 dB以下的
最高级别的正常曝光的音频信号。 0 dBm0的
对于A律水平低于最高级别的3.14分贝
正常曝光的音频信号。为PCM数据传输的定时是
自主选择的扩计划。请参阅
图2为四PCM的总结和比较
该设备的数据接口模式。
掉电
有把这个装置插入一个低的两种方法
功耗模式，这使得该装置nonfunc-
作和消耗几乎没有权力。 PDI是上电
下来，当为低电平输入引脚，可关断
装置。另一种方式在设备下到权力是双方持有
在FST和FSR引脚为低电平。当芯片断电时，
在VAG ， TG ， RO + ， RO- ， PO + ， PO-和DT输出为高电平
阻抗。到芯片返回到通电状态时， PDI
必须要高，并在FST帧同步脉冲必须存在。
表1. PCM编码的零点和满度
μ律
水平
L
l
+满量程
+零
=零
=满量程
签位
1
1
0
0
弦位
000
111
111
000
步骤位
0000
1111
1111
0000
签位
1
1
0
0
A律
弦位
010
101
101
010
步骤位
1010
0101
0101
1010
表2. PCM编码数字毫瓦
μ律
相
Ph
π/8
3π/8
5π/8
7π/8
9π/8
11π/8
13π/8
15π/8
签位
0
0
0
0
1
1
1
1
弦位
001
000
000
001
001
000
000
001
步骤位
1110
1011
1011
1110
1110
1011
1011
1110
签位
0
0
0
0
1
1
1
1
A律
弦位
011
010
010
011
011
010
010
011
步骤位
0100
0001
0001
0100
0100
0001
0001
0100
摩托罗拉
MC14LC5480
5
