的LatticeXP系列数据手册
架构
2007年7月
数据表DS1001
体系结构概述
该的LatticeXP架构包含的逻辑块阵列由可编程I / O单元（ PIC ）包围。之间
逻辑块的行之间spersed是行的sysMEM嵌入式RAM块（ EBR） ，如图2-
1.
对PFU阵列的左侧和右侧，有非易失性存储器块。在CON组fi guration模式，这种非
易失性存储器是通过IEEE 1149.1 TAP端口或SYSCONFIG 外设端口编程。上电时，
在CON组fi guration数据从非易失性存储器块的CON组fi guration SRAM传输。与此
技术，昂贵的外部CON组fi guration回忆不要求和设计从unautho-担保
授权的读回。这从非易失性存储器中，通过广泛的总线的数据传送到CON组fi guration的SRAM中发生
微秒，提供“即时接通”功能，可以让方便地实现多种应用。
有两种类型的逻辑块，所述可编程功能单元（ PFU）和可编程功能单元
而RAM / ROM （ PFF ） 。该PFU包含构建块的逻辑，算术，RAM，ROM和注册功能
系统蒸发散。该PFF块包含逻辑，算术和ROM功能的积木。这两个PFU和PFF块
对于灵活性进行了优化，使复杂的设计可以快速实施，英法fi ciently 。逻辑模块
排列成二维阵列。只有一种类型的块时，每行中使用。在PFU块的输出用
侧行。所述芯的其余部分由行PFF块的散布有排PFU块组成。对于每一个
三行PFF块有一排PFU块。
每个PIC块包括2个PIO （PIO对）与它们各自的sysIO接口。在左边的PIO对和
该设备的右边缘可以CON组fi gured的LVDS发送/接收对。的sysMEM EBRS是大型专用快
存储器块。他们可以是CON连接gured为RAM或ROM 。
该PFU ， PFF ，PIC和EBR块排列成一个二维网格的行和列中所示
图2-1 。这些块被以许多垂直和水平的路由信道资源相连。的地方，
路由软件工具自动分配这些布线资源。
在含有的sysMEM块的行的端部是在SYSCLOCK锁相环（ PLL）的块。这些
锁相环有乘法，除法和相移功能;它们被用于管理的相位关系
时钟。该的LatticeXP架构提供高达每台设备4个PLL 。
在家庭中的每个设备都有一个JTAG端口与内部逻辑分析仪（ ispTRACY ）的能力。该SYSCONFIG
端口允许串行或并行设备CON组fi guration 。该器件的LatticeXP可以从操作
3.3V ， 2.5V ， 1.8V和1.2V电源，可轻松集成到整个系统中。
2007莱迪思半导体公司莱迪思的所有商标，注册商标，专利和网站上列出的www.latticesemi.com/legal 。所有其他品牌
或产品名称均为其各自所有者的注册商标。本文中的说明和信息，如有变更，恕不另行通知。
www.latticesemi.com
2-1
DS1001
Architecture_02.0 2007年7月6日下午3时03分
