莱迪思半导体公司
ispXPGA系列数据手册
ispXPGA系列概述
该ispXPGA系列器件允许创建高性能逻辑设计，都是非易失性的，
在网络奈特雷重新编程。其它FPGA解决方案迫使妥协要么被重新编程或不vola-
瓷砖。这个家庭的夫妇需要为今天的这种能力与主流体系结构包含的功能
系统级设计。
电可擦除CMOS （E
2
CMOS）的存储单元提供的ispXPGA家族具有非易失性的能力。
这使得逻辑是功能微秒通电后，允许轻松连接多种应用
系统蒸发散。这种能力也意味着昂贵的外部CON组fi guration回忆不要求和设计
可以防止未经授权的读取固定回。内部SRAM单元允许设备在网络连接奈特雷侦察网络，如果gured
所需。无论是SRAM和E
2
CMOS细胞可以通过IEEE 1532工业标进行编程和VERI网络版
准。此外，该SRAM单元可CON组fi gured和回读通过SYSCONFIG 外设端口。
该系列涵盖的密度和I /所需的大部分今天的逻辑设计O范围， 139K至1.25M系统
门和160至496的I / O 。该设备可用于从1.8V ， 2.5V和3.3V电源运作， provid-
荷兰国际集团方便地集成到整个系统中。
设计人员的系统级的需求正在通过的sysMEM双端口存储器块中掺入满足，
的sysIO先进的I / O支持，并SYSCLOCK锁相环（ PLL）的。高速串行通信是
通过多个sysHSI块，其提供的时钟数据恢复（CDR）和序列化/反serializa-支持
化（ SERDES ） 。
从莱迪思的ispLEVER的设计工具允许设计人员使用ispXPGA轻松实现设计
产品。综合库支持可用于大型的逻辑综合工具。下的ispLEVER工具采用的输出
把这些常见的合成包，地点和路线的ispXPGA产品设计。该工具
允许
FL OOR
规划和在装置内的其他约束的管理。该工具还提供输出，以
常见的时序分析工具进行时序分析。
为了提高设计师的工作效率，莱迪思提供了各种预先设计的模块，简称为IP核
ispXPGA产品。这些IP内核使设计人员可以专注于他们的设计的独特的部分，同时使用
预先设计的模块，实现标准功能，如总线接口，标准的通信接口，
和存储器控制器。
通过采用先进的技术和创新的架构ispXPGA FPGA器件提供设计 -
具有优良的调速性能ERS 。虽然设计依赖，许多典型的设计可以在150MHz的在运行。
某些设计可以超过300MHz的运行。表2详细描述了几种积木的性能通常
使用逻辑设计师。
对于典型的积木表2 ispXPGA速度性能
功能
8:1 Asynch MUX
1:32 Asynch解复用器
8 ×8 2 -LL管道式乘法器
32位向上/向下计数器
32位的移位寄存器
性能
150兆赫
125兆赫
225兆赫
290兆赫
360兆赫
2
