DDR SDRAM 256Mb的电子芯片（ X4，X8 ）
DDR SDRAM
256Mb的E-死DDR SDRAM规格
60Ball FBGA （ X4 / X8 ）
信息在本文档提供有关三星产品，
并随时更改，恕不另行通知。
本条中的任何文件应当解释为授予任何许可，
明示或暗示，被禁止的或其他方式，
任何知识产权权利三星的产品或技术。所有
信息在本文档提供
作为"AS IS"基础不承担任何声明或保证。
1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。
2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者类似用途
应用在生活中还是个人或人身伤害，或任何军事损失的产品故障或couldresult
国防应用，或任何政府采购到特殊条款或规定可能适用。
*三星电子保留随时更改产品或规格，恕不另行通知。
， 2005年修订版1.3月
DDR SDRAM 256Mb的电子芯片（ X4，X8 ）
256Mb的E-死修订历史
版本1.0 （ 2003年6月）
- 首次发行
版本1.1 （ 2003年8月）
- 修正错字
Revision1.2 （10月， 2004）
- 修正错字。
Revision1.3 （ 2005年4月）
- 增加了通知，并纠正错字。
DDR SDRAM
， 2005年修订版1.3月
DDR SDRAM 256Mb的电子芯片（ X4，X8 ）
主要特点
双数据速率体系结构;每个时钟周期2的数据传输
双向数据选通
[ DQ ] （ X4，X8 ）
四家银行的操作
差分时钟输入（ CK和CK ）
DLL对齐DQ和DQS与CK过渡转型
MRS循环地址重点项目
- 。读取延迟2 ， 2.5 （时钟）
- 。突发长度（ 2，4， 8）
- 。突发类型（顺序&交错）
除数据& DM所有输入进行采样，系统时钟的正边沿（CK）
数据I /数据选通信号的两边O事务
边沿对齐的数据输出，居中对齐数据输入
DM为只写屏蔽（ X4，X8 ）
自动&自我刷新
7.8us刷新间隔（ 8K / 64ms的刷新）
最大连拍数量刷新周期： 8
60Ball FBGA封装
DDR SDRAM
订购信息
产品型号
K4H560438E-GC/LB3
K4H560438E-GC/LA2
K4H560438E-GC/LB0
K4H560838E-GC/LB3
K4H560838E-GC/LA2
K4H560838E-GC/LB0
32M ×8
64M ×4
组织。
最大频率。
B3(DDR333@CL=2.5)
A2(DDR266@CL=2)
B0(DDR266@CL=2.5)
B3(DDR333@CL=2.5)
A2(DDR266@CL=2)
B0(DDR266@CL=2.5)
SSTL2
60 FBGA
SSTL2
60 FBGA
接口
包
工作频率
B3(DDR333@CL=2.5)
CL- tRCD的-TRP
速度@ CL2
速度@ CL2.5
2.5-3-3
133MHz
166MHz
A2(DDR266@CL=2)
2-3-3
133MHz
133MHz
B0(DDR266@CL=2.5)
2.5-3-3
100MHz
133MHz
* CL ： CAS延迟
， 2005年修订版1.3月
DDR SDRAM 256Mb的电子芯片（ X4，X8 ）
球说明（下
VIEW ）
DDR SDRAM
64M X 4位
1
2
3
7
8
9
VSSQ
NC
VSS
A
VDD
NC
VDDQ
NC
VDDQ
DQ3
B
DQ0
VSSQ
NC
NC
VSSQ
NC
C
NC
VDDQ
NC
NC
VDDQ
DQ2
D
DQ1
VSSQ
NC
NC
VSSQ
的DQ
E
NC
VDDQ
NC
VREF
VSS
DM
F
NC
VDD
NC
CK
CK
G
WE
CAS
A12
CKE
H
RAS
CS
A11
A9
J
BA1
BA0
A8
A7
K
A0
A10/AP
A6
A5
L
A2
A1
A4
VSS
M
VDD
A3
32M X 8bit的
1
2
3
7
8
9
VSSQ
DQ7
VSS
A
VDD
DQ0
VDDQ
NC
VDDQ
DQ6
B
DQ1
VSSQ
NC
NC
VSSQ
DQ5
C
DQ2
VDDQ
NC
NC
VDDQ
DQ4
D
DQ3
VSSQ
NC
NC
VSSQ
的DQ
E
NC
VDDQ
NC
VREF
VSS
DM
F
NC
VDD
NC
CK
CK
G
WE
CAS
A12
CKE
H
RAS
CS
A11
A9
J
BA1
BA0
A8
A7
K
A0
A10/AP
A6
A5
L
A2
A1
A4
VSS
M
VDD
A3
组织
64Mx4
32Mx8
行地址
A0~A12
A0~A12
列地址
A0-A9, A11
A0-A9
DM在内部装载匹配DQ和DQS相同。
行&列地址的配置
， 2005年修订版1.3月
DDR SDRAM 256Mb的电子芯片（ X4，X8 ）
包装物理尺寸
（单位：毫米）
DDR SDRAM
8.00
±
0.10
0.10最大
0.80 x 8 = 6.40
密封区
0.80 x 4 = 3.20
1.60
9
8
7
6
5
1.60
4
3
2
1
0.80
1.00
0.50
5.50
1.00 x 11 = 11.00
A
B
C
D
14.00
±
0.10
E
14.0
±
0.10
F
G
H
0.45
±
0.05
J
K
L
M
0.50
5.50
8.0 0± 0.10
0.35
±
0.05
60 - 0.45
π
±
0.05
(0.90)
(1.80)
(0.90)
顶视图
1.10± 0.10
底部视图
60Ball FBGA封装尺寸
， 2005年修订版1.3月
14.00
±
0.10
