初步
FM24C64B
64Kb的串行5V F-RAM存储器
特点
64K位的非易失性铁电RAM
组织为8192 ×8位
高耐用性1万亿美元（ 10
12
）读/写操作
38年数据保留
无需等待的写入
先进的高可靠性铁电工艺
快速两线串行接口
高达1 MHz的最高总线频率
直接硬件替代EEPROM
支持传统时序100千赫& 400千赫
低功耗工作
5V操作
100
A
有功电流（ 100千赫）
4
A
（ TYP。）待机电流
行业标准配置
工业级温度-40 ° C至+ 85°C
8引脚“绿色” / RoHS指令的SOIC （ -G ）
描述
该FM24C64B是64千比特的非易失性存储器
采用先进的铁电工艺。一
铁电随机存取存储器或FRAM是
非易失性和执行读取和写入像
内存。它提供了可靠的数据保留38年
同时消除了复杂性，开销，并且
所造成的系统级可靠性问题
EEPROM和其它非易失性存储器。
该FM24C64B执行写操作，在公交车
速度。没有写入延迟发生。数据被写入到
在循环中的存储器阵列之后它一直
成功传输到该设备。下一班车
循环可立即开始，而不需要
数据轮询。该FM24C64B能够
支持10
12
读/写周期或一百万次
更多的写周期比EEPROM 。
这些功能使得FM24C64B理想
需要频繁的非易失性存储器应用
或快速写入。种类繁多，从数据采集
其中写入周期的数目可以是关键的，以
要求严苛的工业控制，其中长写
EEPROM的时间可能会导致数据丢失。该
这些特征的组合允许更频繁的数据
与系统开销较小写道。
该FM24C64B提供了实实在在的好处给用户
串行EEPROM ，但这些好处是可
硬件简易替换。该FM24C64B是
在一个行业标准的8引脚SOIC封装
并使用熟悉的两线协议。该
规格保证在工业
温度范围-40C至+ 85C的。
引脚配置
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VDD
WP
SCL
SDA
引脚名称
A0-A2
SDA
SCL
WP
VSS
VDD
功能
器件的地址选择
串行数据/地址
串行时钟
写保护
地
电源电压
订购信息
FM24C64B-G
FM24C64B-GTR
“绿色” / RoHS指令的8引脚SOIC
“绿色” / RoHS指令的8引脚SOIC ，
磁带&卷轴
这是一个已经固定的目标规格，但受产品
改变正在申请鉴定的结果。
修订版1.3
2011年2月
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 - FRAM ， （ 719 ） 481-7000
www.ramtron.com
第12页1
FM24C64B
计数器
地址
LATCH
1,024 x 64
FRAM阵列
8
SDA
串行到并行
变流器
数据锁存器
SCL
WP
A0-A2
控制逻辑
图1. FM24C64B框图
引脚说明
引脚名称
A0-A2
I / O
输入
引脚说明
地址2-0 ：这些引脚被用于对选择的相同类型的最多8个设备的一个
相同的两线总线。选择设备，对三个引脚的地址值必须
匹配中包含的设备地址的相应的位。地址引脚
内部下拉。
串行数据的地址：这是用于串行数据移位与地址的双向销
为两线接口。它采用一个开漏输出和旨在是无线
逻辑或运算的两线总线上的其它设备。输入缓冲器具有施密特
触发抗噪性和输出驱动器包括斜率控制下降
边缘。一个上拉电阻。
串行时钟：串行时钟输入的两线接口。数据同步出
在SCL的设备下降沿，并移入在SCL上升沿。在SCL
输入端还集成了施密特触发器输入，提高了抗噪声能力。
写入保护功能：当WP为高电平时，在逻辑的上腹地址
内存映射将写保护。写访问被允许的下三
宿舍的地址空间。当WP为低电平时，所有的地址可能会被写入。该引脚
在内部下拉。
电源电压： 5V
地
SDA
I / O
SCL
WP
输入
输入
VDD
VSS
供应
供应
修订版1.3
2011年2月
2 12
FM24C64B
设备
SELECT
内存操作
该FM24C64B被设计的方式来操作
非常类似于其他的2线接口存储器
产品。主要的差别从结果
FRAM的性能更高的写入能力
技术。这些改进导致一些
该FM24C64B和一个类似的差异
在配置写入EEPROM 。该
完整的操作为写入和读取的
解释如下。
写操作
所有的写操作以一个设备地址，然后
存储器地址。总线主机表示写
通过设置设备地址的低位运行
一0解决后，总线主机发送的每个
数据的字节的存储器和存储器
产生一个应答状态。任何数量的
连续的字节可以被写入。如果该结束
地址范围内达到时，地址
计数器将返回从1FFFh的为0000H 。
不像其他的非易失性存储器技术，
没有写延迟FRAM 。整个
存储器周期中发生的时间比在单条总线
时钟。因此，任何操作，包括读出或
可以写下面写立即发生。
应答查询，使用的技术
的EEPROM ，以确定是否写操作完成
不必要的，将始终返回准备
条件。
在内部，经过实际内存写操作发生
8
th
数据位被传输。这将是前完成
在应答中发送。因此，如果用户
希望中止写不改变内存
的内容，这应该用一个启动或停止做
前8条件
th
数据位。该FM24C64B
不使用页面缓冲。
存储器阵列的部分可以写保护
使用WP引脚。拉WP引脚为高电平（V
DD
)
在上象限将写保护地址
从1800H到1FFFH 。该FM24C64B不会
确认写入受保护的数据的字节
地址。此外，地址计数器将不
递增，如果写操作都试图对这些地址。
拉WP低（V
SS
）将停用此功能。
WP不应悬空。
图5和图6示出了两个单字节和
多字节写操作的情况。
SLAVE
ID
1
7
0
6
1
5
0
4
A2
3
A1
2
A 0 R / W
1
0
图4.从地址
寻址概述
经过FM24C64B （如接收器）确认
设备地址，主机可以放置记忆
地址总线用于写入操作上。地址
需要两个字节。第一是MSB （高字节） 。
由于该设备仅使用13位地址，该值
高三位都不在乎。继
MSB是LSB （低字节）与剩余的
8个地址位。该地址值被锁存
在内部。每个接入引起的锁存地址
值自动增加。趋势/涌流
地址是在所述锁存器中的值，或者是
在最后一次新写入的值或地址
访问。当前地址将于只要
功率保持或直到一个新的值被写入。读
总是使用当前地址。自由读
地址可以通过在开始写操作被加载
如下面解释的。
每个数据字节的传输和刚好在后
应答时， FM24C64B递增
内部地址锁存器。这允许下一顺序
将没有额外的寻址访问字节
外部。的最后一个地址后（ 1FFFh的）为止，
地址锁存器将翻转到0000h。没有
限制的字节可以与被访问的次数
单个读或写操作。
数据传输
地址信息发送完毕后，
总线主控器和之间的数据传输
FM24C64B可以开始。对于一个读操作，则
FM24C64B将放置8个数据位的总线上，然后
等待主人的应答。如果
确认时， FM24C64B将转移
下一个连续字节。如果确认是不是
发送时， FM24C64B将结束读操作。为
在写操作中， FM24C64B将接受8个数据
从主站位，然后发送一个应答。
所有的数据传输发生MSB（最高显著位）
科幻RST 。
修订版1.3
2011年2月
5 12
