EM25LV512
512 K（ 64K ×8 ）位串行闪存
规范
概述
该EM25LV512是组织为64K ×8位的512K比特闪存，并使用单一
电压为2.7-3.6V编程和擦除的。它具有典型的2ms的页编程时间和
一个典型的40ms的块擦除时间。该设备使用状态寄存器以检测完成
在编程或擦除操作。为了防止意外写操作，该器件具有片上
硬件和软件数据保护方案。该器件提供典型的10万次
耐力和超过10年的数据保存。该EM25LV512符合SPI
总线兼容的串行接口。它由四个引脚（串行时钟，片选，串行数据
中，和串行数据输出），该支持高达33MHz的高速串行数据传输。该
抱脚，写保护引脚和可编程写保护功能提供灵活的控制。
该EM25LV512提供8引脚SO封装，已知良好芯片（KGD ） 。对于KGD ，
请与义隆电子股份有限公司或其代表的详细信息（见
附录于本规范订购信息）的底部。
该EM25LV512器件适用于需要回忆便捷的应用
和程序，数据或配置，如图形卡经济升级，硬盘
驱动器，网卡，液晶显示器，无绳电话等。
特点
单电源供电
全电压范围从2.7到3.6
伏读取和写入操作
稳压电压范围： 3.0 3.6
伏读取和写入操作
小的块擦除功能
块：统一32K字节
时钟速率
为33MHz （最大）
耗电量
工作电流： 4毫安（典型值）
掉电模式待机
电流： 1μA （典型值）
页编程功能
多达256个字节的2毫秒（典型值）
删除功能
块擦除时间： 40毫秒（典型值）
芯片擦除时间： 40毫秒（典型值）
自动写时序
内部VPP生成
SPI总线兼容的串行接口
高可靠性：
耐力周期： 100K （典型值）
数据保存： 10年
封装选项
8引线-SO （150密耳）的
本规范如有变更，恕不另行通知。 （ 2004年11月8日V1.0 ）
分页： 30 1
EM25LV512
512 K（ 64K ×8 ）位串行闪存
规范
引脚分配
S#
Q
W#
VSS
1
2
8
VCC
HOLD ＃
C
D
SO8 7
顶视图
3
6
4
5
图0 ：
引脚分配
引脚说明
引脚名称
C
D
Q
S#
W#
HOLD ＃
V
DD
V
SS
功能
串行时钟
1
串行数据输入
2
串行数据输出
3
芯片选择
4
写保护
HOLD
6
电源电压
地
5
表1：
引脚说明
1串行时钟（C ） ：
这个输入引脚为串行输入和输出操作的时序。说明，
地址或数据出现在串行数据输入（D）中被锁存的串行上升沿
时钟（C） 。在串行时钟（ C）的下降沿后串行数据输出（ Q）的变化数据。
2串行数据输入（D ） ：
这个输入引脚提供指令，地址和数据进行串行写入的装置
该设备。数据被锁存串行时钟（ C）的上升沿。
3串行数据输出（ Q） ：
这个输出引脚提供数据和状态的装置进行串行从设备中读取。数据
是移出串行时钟（ C）的下降沿。
本规范如有变更，恕不另行通知。 （ 2004年11月8日V1.0 ）
分页： 30 2
EM25LV512
512 K（ 64K ×8 ）位串行闪存
规范
4芯片选择（S ＃ ） ：
当该输入信号为高时，取消选择器件和串行数据输出（ Q），是在高
阻抗状态。除非内部编程，擦除或写状态寄存器周期中
进展，该设备将处于待机模式（这不是深度掉电模式）。
驱动芯片选择（S ＃ ）低使得该设备，并将其放置在有功功率模式。
电后，在芯片选择（S ＃ ）的下降沿先于任何启动时所需
指令。
5写保护（ W＃ ） ：
这个输入引脚可以用于防止状态寄存器的写入和活性低。
当结合使用状态寄存器的块保护（ BP1和BP1 ）位，
状态寄存器保护（ SRWD ）位的一部分或整个存储器阵列可以是硬件
受保护的。
6保持（HOLD ＃ ） ：
这种输入管脚用于暂停与该设备的任何串行通信，而不需要
取消选择该设备。当HOLD ＃被拉低，串行数据输出（ Q）为高
阻抗状态，串行数据输入（D ） &串行时钟（C）是不在乎。要启动
保持状态，设备必须与芯片选择（S ＃ ）驱动为低电平来选择。
SPI模式
这些设备可以被驱动通过一个微控制器，其SPI外设运行中的任一
以下两种模式：
CPOL = 0 ， CPHA = 0
CPOL = 1 ， CPHA = 1
在这两种模式中，输入数据被锁存到串行时钟（ C）的上升沿，并
输出数据是从串行时钟（ C）的下降沿。
两种模式之间的差异，如图2中所示，是在时钟极性时
总线主机在待机模式而不是传输数据：
保持在0 （ CPOL = 0 ， CPHA = 0 ）
保持在1 （ CPOL = 1 ， CPHA = 1 ）
本规范如有变更，恕不另行通知。 （ 2004年11月8日V1.0 ）
第30 3
EM25LV512
512 K（ 64K ×8 ）位串行闪存
规范
SDO
SPI接口
与（ CPOL ， CPHA ）
= （0,0）或（1,1）的
SDI
SCK
C
总线主控
（ ST6 ， ST7 ， ST9 ，
ST10 ，其他）
Q
D
C
Q
D
C
Q
D
SPI
MEM ORY
设备
S#
W#
HOLD ＃
S#
SPI
MEM ORY
设备
W#
HOLD ＃
S#
SPI
MEM ORY
设备
W#
HOLD ＃
CS3 CS2 CS1
图1：
SPI总线上总线主机和存储设备
(CPOL=CPHA=0)
C
(CPOL=CPHA=1)
C
D
Q
最高位
最高位
图2：
SPI模式支持
本规范如有变更，恕不另行通知。 （ 2004年11月8日V1.0 ）
第30 4
EM25LV512
512 K（ 64K ×8 ）位串行闪存
规范
存储器组织
该存储器分为：
65,536字节（每个字节8位）
2块（ 256K比特或每块32,768字节）
256页（每页256字节）
每一页可单独编程（位从“1”设定为“0”） 。该
设备是块或片可擦除（位从“0”擦除为“1” ），而不是页面可擦除。
块
1
0
地址范围
8000h
0000h
FFFFH
7FFFh
表2：
存储器组织
HOLD ＃
W#
S#
C
D
Q
控制逻辑
I / O缓冲器和数据锁存器
地址寄存器
和反
256字节的数据缓冲区
状态
注册
FFFFH
Block1
X解码器
8000h
7FFFh
大小
只读
米EM ORY区
Block0
0000h
256个字节（页面大小）
00FFh
y解码器
图2：
SPI模式支持
本规范如有变更，恕不另行通知。 （ 2004年11月8日V1.0 ）
第30个5
