RoboClock
， CY7B995
2.5 / 3.3V 200MHz的高速
多相位锁相环时钟缓冲器
特点
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
描述
该CY7B995 RoboClock
是一个低电压，低功耗，
8路输出， 200 MHz的时钟驱动器。它具有输出相位
可编程性所必需的最优化的高定时
高性能计算机和通信系统。
用户可以编程的频率和的相位
通过nF的输出银行[0：1 ]和DS [ 0:1 ]引脚。可调
相功能使歪斜的输出引导用户或滞后
参考时钟。的输出中的任何一个可以被连接到
反馈来实现不同的参考频率倍增，
而分频比和零输入输出延迟。
该器件还具有分割输出银行的电源，其
使用户能够在运行功率两家银行（ 1Qn和2Qn ）
供应层面，不同于其他两个银行（ 3Qn和
4Qn ） 。三电平的PE / HD销还控制synchroni-
的输出信号以任意的上升或下降沿的矩阵特殊积
基准时钟和选择输出的驱动强度
缓冲区。高驱动器选项（PE / HD = MID）增加
从±12 mA的输出电流±24 mA的电流。
2.5V或3.3V操作
拆分银行的输出电源
输出频率范围： 6 MHz至200 MHz的
45 ps的典型的循环周期抖动
± 2 ％最大输出占空比
可选的输出驱动强度
可选择上升沿或下降沿同步
八LVTTL输出驱动50
Ω
终止线
LVCMOS / LVTTL过压容限输入参考
可选择的锁相环（PLL）频率范围和锁定
指标
在一千二百五分之六百二十五ps的相位调整，逐步提高到± 7.5纳秒
（1-6 ，8，10 ， 12 ）×乘法和（1 / 2,1 / 4）×分频比
扩频兼容
掉电模式
可选的参考除法器
工业温度范围： -40 ° C至+ 85°C
44引脚TQFP封装
逻辑框图
TEST PE / HD
PD ＃ / DIV
REF
3
FS VDDQ1
/R
/N
3
3
3
3
3
PLL
FB
DS1 ： 0
3
LOCK
1Q0
相
SELECT
1F1:0
3
1Q1
3
2Q0
相
SELECT
2F1:0
3
2Q1
3
3F1:0
3
相
SELECT
和/ K
3Q0
3Q1
VDDQ3
3
4F1:0
3
相
SELECT
和/ M
4Q0
4Q1
VDDQ4 SOE ＃
赛普拉斯半导体公司
文件编号： 38-07337牧师* D
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2007年9月27日
[+ ]反馈
RoboClock
， CY7B995
引脚配置
图1.引脚图 - 44引脚TQFP封装顶视图
FS
VDD
REF
VSS
TES
T
2F1
2F0
VDD
VDDQ1
4F0
3F1
3F0
1F1
33 1F0
32 DS1
31 DS0
30 LOCK
29 VDDQ1
CY7B995
28 VDDQ1
27 1Q0
26 1Q1
25 Vss的
24 VSS
23 VSS
44 43 42 41 40 39 38 37 36 35 34
4F1 1
SOE ＃ 2
PD ＃ / DIV 3
PE / HD 4
VDDQ4 5
VDDQ4 6
4Q1 7
4Q0 8
VSS 9
VSS 10
VSS 11
3Q1
3Q0
VDDQ3
VSS
12 13 14 15 16 17 18 19 20 21 22
VDDQ3
FB
2Q1
2Q0
VSS
文件编号： 38-07337牧师* D
分页： 13 2
[+ ]反馈
RoboClock
， CY7B995
表1.引脚定义 - 44引脚TQFP封装
针
39
17
37
2
名字
REF
FB
TEST
SOE ＃
IO
[1]
I
I
I
TYPE
LVTTL / LVCMOS
LVTTL
3-Level
参考时钟输入。
反馈输入。
在中频和高频，禁用PLL
[3]
。 REF去所有输出。设置为低
以进行正常操作。
同步输出使能。
高电平时，停止时钟输出
（除2Q0和2Q1 ）处于低状态（ PE / HD = H或M ） - 2Q0和
2Q1可以用作反馈信号，以保持相位锁定。当
TEST保持在中层和国有企业＃为高电平时， nF的[ 1 ： 0 ]引脚作为输出
禁用个别银行控件时nF的[ 1 ： 0 ] = 11 。设置SOE ＃ LOW
以进行正常操作。
选择上升沿或下降沿控制，以及高或低输出
驱动强度。
当LOW / HIGH时，输出的同步
基准时钟的分别负/正边沿。当在MID
电平，则输出驱动强度增大，并且输出同步
与基准时钟的正边缘。看
表10
第5页。
选择频率输出和相位。
SEE
表4，表5 ，
表6，表8 ，
和
表9
第4页。
选择的VCO的工作频率范围。
SEE
表7
第4页。
四家银行的两个输出。
SEE
表6
第4页的频率上
设置。
选择反馈分频器。
SEE
表3
第4页。
断电和参考分频器控制。
当低，关闭
整个芯片。当在中间水平，使参考分频器。看
表2
对于设置。
PLL锁定指示信号。
高电平表示锁， LOW表示
PLL没有锁定，并输出可能不同步于输入。
电源为4行输出缓冲器。
SEE
表11
第5页上的
供应层面的制约。
电源为3行输出缓冲器。
SEE
表11
第5页上的
供应层面的制约。
电源为银行1和银行2输出缓冲器。
SEE
表11
on
5页供给水平的制约。
电源的内部电路。
SEE
表11
第5页上的
供应层面的制约。
地
表2.参考分频器设置
PD ＃ / DIV
R-参考分频器
H
M
L
[4]
1
2
不适用
描述
我， PD LVTTL
4
PE / HD
我，PU 3级
34 ，33， 36 ，35， nF的[1 ：0]的
43, 42, 1, 44
41
26,27,20,21,
13,14,7,8
32, 31
3
FS
NQ [1 ：0]的
DS [1：0 ]
PD ＃ / DIV
I
I
O
I
3-Level
3-Level
LVTTL
3-Level
我，PU 3级
30
5,6
15,16
19,28,29
18,40
LOCK
O
LVTTL
V
DD
Q4
[2]
PWR电源
V
DD
Q3
[2]
PWR电源
V
DD
Q1
[2]
V
DD[2]
PWR电源
PWR电源
PWR电源
9-12, 22-25, 38 V
SS
设备CON组fi guration
该CY7B995的输出可以被配置为在运行
频率范围为6兆赫到200兆赫。反馈输入
销中表示：分压器是由3级DS [1 0]控制
表3
第4页和参考输入分频器上的控制
由3电平PD ＃ /格销在所指示的
表2中。
笔记
1， PD表示内部上拉下来， “ PU ”表示内部上拉了起来。
2.旁路电容（ 0.1μF ），必须放置在尽可能靠近每个电源正极引脚（ < 0.2“ ） 。如果这些旁路电容不能靠近引脚，其高
频率滤波特性是由迹线的引线电感取消。
3.当TEST = MID和国有企业＃ =高， PLL仍然活跃nF的[ 1 ： 0 ] = LL用作输出禁用控制各个输出银行。歪斜的选择
一直有效，除非nF的[ 1 ： 0 ] = 11 。
4.当PD ＃ / DIV =低电平时，器件进入掉电模式。
文件编号： 38-07337牧师* D
第13 3
[+ ]反馈
RoboClock
， CY7B995
表3.反馈分频器设置
DS [ 1 ： 0 ] n的反馈输入
分频器
LL
LM
LH
ML
MM
MH
HL
HM
HH
2
3
4
5
1
6
8
10
12
允许输出分
连接到FB
1或2的
1
1,2或4个
1或2的
1,2或4个
1或2的
1或2的
1
1
CON组fi guration
FB输入
连接到
输出频率
1Q [0：1 ]和
2Q[0:1]
[6]
3Q[0:1]
4Q[0:1]
4Qn
（ N / R） X的M× （N / R ）× （M / （N / R） X F
REF
F
REF
K） X F
REF
3级FS控制引脚设置决定了名义
的分频- 1输出的工作频率范围
装置。这corre-的CY7B995 PLL工作频率范围
sponds到每个FS的电平是由于在
表7中。
表7.频率范围选择
FS
L
M
H
PLL频率范围
24至50 MHz的
48至100兆赫
96至200兆赫
除了参考和反馈分频器的CY7B995
包括输出分频器上池Bank3和BANK4 ，这是
通过3F [1： 0]和4F [1：0 ]如所示
表4
和
表5
分别。
表4.输出分频器设置 - 3银行
3F[1:0]
LL
HH
其他
[5]
的K - 区块3输出分
2
4
1
可选的输出歪斜是在单位时间内离散增量
(t
U
）T的.The价值
U
由FS设置和所确定的
最大额定频率。用于确定方程
经t
U
价值为：t
U
= 1 / (f
喃
X MF ）
其中， MF是通过在FS确定一个乘法因子
在显示设置
表8 。
表8. MF计算
FS
L
M
H
MF
32
16
8
f
喃
在其中T
U
是1.0纳秒（兆赫）
31.25
62.5
125
表5.输出分频器设置 - 银行4
4F[1:0]
LL
其他
[5]
M- BANK4输出分
2
1
表9.输出偏移设置
nF的[1 ：0]的
LL
[7]
LM
LH
4Q[0:1]
分频器设置和FB输入到任何输出连接
需要产生不同的输出频率进行了总结
in
表6 。
表6.输出频率设置。
CON组fi guration
FB输入
连接到
SKEW
(1Q[0:1],2Q[0:1])
–4t
U
–3t
U
–2t
U
–1t
U
零点偏移
+1t
U
+2t
U
+3t
U
+4t
U
SKEW
(3Q[0:1])
除以2
–6t
U
–4t
U
–2t
U
零点偏移
+2t
U
+4t
U
+6t
U
除以4
SKEW
(4Q[0:1])
除以2
–6t
U
–4t
U
–2t
U
零点偏移
+2t
U
+4t
U
+6t
U
倒
[8]
输出频率
1Q [0：1 ]和
2Q[0:1]
[6]
3Q[0:1]
ML
MM
MH
HL
HM
HH
1Qn或2Qn
3Qn
（ N / R） X F
REF
（ N / R ）×（ 1 /（ N / R ）×（ 1 /
K） X F
REF
M） X F
REF
（ N / R） ×K个×（ N / R） X F
REF
（N / R ）× （K /
F
REF
M） X F
REF
笔记
5.这些状态用于各个银行的相位进行编程。看
表8
和
表9 。
6.这些输出的VCO时钟的不分割份数的副本。在此列中的公式可用于计算在给定的VCO的工作频率（ FNOM ）
参考频率（ FREF ） ，和分频器和反馈配置。用户必须选择一个配置和基准频率，其产生的VCO
频率，并且是由FS引脚指定的范围内。看
表7中。
文件编号： 38-07337牧师* D
第13 4
[+ ]反馈
RoboClock
， CY7B995
除了决定是否输出同步到
上升或参考信号的下降沿，所述三电平
PE / HD引脚控制输出缓冲器驱动强度指示
in
表10
第5页上，请参阅AC时序定义部分
为输入 - 输出和输出到输出相位的说明
关系。
表10. PE / HD设置
PE / HD
L
M
H
同步
负
积极
积极
输出驱动强度
[9]
低驱动
高驱动
低驱动
表11.电源约束
V
DD
3.3V
2.5V
V
DD
Q1
[10]
3.3V或2.5V
2.5V
V
DD
Q3
[10]
3.3V或2.5V
2.5V
V
DD
Q4
[10]
3.3V或2.5V
2.5V
管理机构
下列机构提供规范适用于
CY7B995 。该机构名称及有关规范上市
下文。
表12.管理机构和规范
机构名称
JEDEC
IEEE
UL-194_V0
米尔
规范
JESD 51 （西塔JA ）
JESD 65 （偏移，抖动）
1596.3 （ Jiter规格）
94 （水分分级）
883E方法1012.1
（西塔的Therma JC ）
该CY7B995功能分离电源总线为银行1
2 ，银行3和4行，这使得用户能够同时获得3.3V
并且从一个设备2.5V的输出信号。核心供电
(V
DD
）必须被设置在一个水平等于或高于任
输出电源。
绝对最大条件
参数
V
DD
V
DD
V
IN（分钟）
V
IN （MAX）
V
REF （最大）
V
REF （最大）
T
S
T
A
T
J
JC
JA
ESD
HBM
UL-94
MSL
F
IT
描述
工作电压
工作电压
输入电压
输入电压
参考输入电压
参考输入电压
温度，贮藏
温度，工作环境
温度，结
耗散，结到外壳
耗散，结到环境
ESD保护（人体模型）
可燃性等级
湿度敏感度等级
故障时间
生产测试
条件
官能@ 2.5V ±5％
功能@ 3.3V ± 10 ％
相对于V
SS
相对于V
DD
V
DD
= 3.3V
V
DD
= 2.5V
非功能性
实用
实用
MIL -SPEC 883E方法1012.1
JEDEC （ JESD 51 ）
MIL -STD -883方法3015
@在1月8日。
–65
–40
–
–
–
2000
V–0
1
10
PPM
民
2.25
2.97
V
SS
– 0.3
–
最大
2.75
3.63
–
V
DD
+ 0.3
5.5
4.6
+150
+85
155
42
74
–
单位
V
V
V
V
V
V
°C
°C
°C
° C / W
° C / W
V
笔记
7. LL禁止输出，如果TEST = MID和国有企业＃ = HIGH 。
8.当4Q [ 0 ： 1 ]设置为反向运行（ HH模式） ， SOE ＃禁用这些输出高电平时， PE / HD =高或MID ，国有企业＃禁用它们LOW时， PE / HD =低。
9.请参考“DC参数”部分的我
OH
/I
OL
特定连接的阳离子。
10. V
DD
Q 1 /3/4不能设置在比该Ⅴ的更高
DD
。它们可以彼此，例如，V被设定为不同
DD
= 3.3V, V
DD
Q1 = 3.3V ，V
DD
Q3 = 2.5V
和V
DD
Q4 = 2.5V 。
文件编号： 38-07337牧师* D
第13个5
[+ ]反馈
CY7B995
2.5 / 3.3V 200MHz的高速多相
PLL时钟缓冲器
特点
2.5V或3.3V操作
分割输出组电源
输出频率范围： 6 MHz至200 MHz的
输出输出偏斜< 100 PS
循环周期抖动<100 PS
± 2 ％最大输出占空比
可选择的输出驱动强度
可选择上升沿或下降沿同步
八LVTTL输出驱动50Ω端接线路
LVCMOS / LVTTL过压容限输入参考
可选择的锁相环（PLL）频率范围
和锁定指示
在一千二百五十零分之六百二十五ps的相位调整，逐步提高到± 7.5纳秒
（ 1-6,8,10,12 ）×乘法和（ 1 / 2,1 / 4 ）×分频比
扩频兼容
掉电模式
可选的参考除法器
工业级温度范围： -40 ° C至+ 85°C
44引脚TQFP封装
描述
的CY7B995 RoboClock是一个低电压，低功耗，
8路输出， 200 MHz的时钟驱动器。它具有输出相位
可编程性是必要的，以优化的定时
高性能的计算机和通信系统。
用户可以编程的频率和的相位
通过nF的输出银行[0：1 ]和DS [ 0:1 ]引脚。可调
相功能使歪斜的输出引导用户或
滞后于参考时钟。的输出中的任何一个可以CON组
连接至反馈输入来实现不同的参考频
昆西乘法和除法比和零输入输出
延时。
该器件还具有分割输出行电源
它使用户能够在运行两个银行（ 1Qn和2Qn ）
电源电平从其他两个银行的不同
（ 3Qn和4Qn ） 。此外，该三电平的PE / HD针连接
指令对输出信号的同步，以任一利培
荷兰国际集团或参考时钟的下降沿，并选择
驱动输出缓冲器的强度。高驱动器选项
（PE / HD = MID）增加输出电流±12 mA至
= 24毫安
(3.3V).
框图
TEST PE / HD
PD ＃ / DIV
REF
3
引脚配置
FS VDDQ1
FS
VDD
REF
VSS
TES
T
2F1
2F0
VDD
VDDQ1
4F0
3F1
3F0
/R
/N
3
3
3
3
3
PLL
FB
DS1 ： 0
1F1:0
3
3
相
SELECT
LOCK
1Q0
1Q1
3
2Q0
相
SELECT
2F1:0
3
2Q1
3F1:0
3
3
相
SELECT
和/ K
3Q0
3Q1
VDDQ3
4F1 1
SOE ＃ 2
PD ＃ / DIV 3
PE / HD 4
VDDQ4 5
VDDQ4 6
4Q1 7
4Q0 8
VSS 9
VSS 10
VSS 11
44 43 42 41 40 39 38 37 36 35 34
CY7B995
12 13 14 15 16 17 18 19 20 21 22
3Q1
3Q0
VDDQ3
VDDQ3
FB
2Q1
2Q0
VSS
VSS
4F1:0
3
3
相
SELECT
和/ M
4Q0
4Q1
VDDQ4 SOE ＃
赛普拉斯半导体公司
文件编号： 38-07337修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年2月24日
1F1
33 1F0
32 DS1
31 DS0
30 LOCK
29 VDDQ1
28 VDDQ1
27 1Q0
26 1Q1
25 Vss的
24 VSS
23 VSS
CY7B995
引脚说明
针
39
17
37
名字
REF
FB
TEST
I / O
[1]
I
I
I
TYPE
LVTTL / LVCMOS
LVTTL
3-Level
参考时钟输入。
反馈输入。
在中频和高频，禁用PLL （除说明的3个条件） 。
REF去所有输出。正常操作设置为低。
同步输出使能。
高电平时，停止时钟输出
（除2Q0和2Q1 ）处于低状态（ PE / HD = H或M ） - 2Q0和
2Q1可以用作反馈信号，以保持相位锁定。当
TEST保持在中层和国有企业＃为高电平时， nF的[ 1 ： 0 ]引脚作为输出
禁用个别银行控件时nF的[ 1 ： 0 ] = 11 。设置SOE ＃ LOW
以进行正常操作。
选择上升沿或下降沿控制和高或低输出
驱动强度。
当低/高输出与同步
参考时钟，正/负边沿分别。当在MID
电平，则输出驱动强度增大，并且输出同步
与基准时钟的正边缘。请参阅
表9 。
选择频率和输出的相位。
请参阅
表3，图4 ，图5，
7,
8 。
选择的VCO的工作频率范围。
请参阅
表6 。
四家银行的两个输出。
请参阅
表5
频率设定。
选择反馈分频器。
请参阅
表2中。
断电和参考分频器控制。
低电平时，关闭整个
芯片。当在中间水平，使参考分频器。请参阅
表1
对于设置。
PLL锁定指示信号。
高电平表示锁定。 LOW指示
PLL未锁定和输出可能不同步于输入。
电源为4行输出缓冲器。
请参阅
表10
供应
等级限制
电源为3行输出缓冲器。
请参阅
表10
供应
等级限制
电源为银行1和银行2输出缓冲器。
请参阅
表10
供应层面的制约
电源的内部电路。
请参阅
表10
供应
等级限制
地面上。
表1.参考分频器设置
PD ＃ / DIV
H
M
L
[4]
R-参考分频器
1
2
不适用
描述
2
SOE ＃
我， PD LVTTL
4
PE / HD
我，PU 3级
34, 33, 36, 35,
nF的[1 ：0]的
43, 42, 1, 44
41
26,27,20,21,
13,14,7,8
32, 31
3
30
5,6
15,16
19,28,29
18,40
FS
NQ [1 ：0]的
DS [1：0 ]
PD ＃ / DIV
LOCK
I
I
O
I
3-Level
3-Level
LVTTL
3-Level
我，PU 3级
O
LVTTL
V
DD
Q4
[2]
PWR电源
V
DD
Q3
[2]
PWR电源
V
DD
Q1
[2]
V
DD[2]
PWR电源
PWR电源
PWR电源
9-12, 22-25, 38 V
SS
设备CON组fi guration
该CY7B995的输出可以被配置为在运行
频率范围为6兆赫到200兆赫。反馈
销为：输入分频器是由3级DS [1 0]控制
在表示
表2
和参考输入分频器
如所示由3电平PD ＃ /格引脚控制
表1中。
注意事项：
1. “ PD ”表示内部上拉下来， “ PU ”表示内部上拉电阻。
2.旁路电容（ 0.1μF ）应放置在尽可能靠近每个电源正极引脚（ < 0.2“ ） 。如果这些旁路电容不能靠近引脚的
高频滤波特性将通过迹线的引线电感被取消。
3.当TEST = MID和国有企业＃ =高， PLL仍然活跃nF的[ 1 ： 0 ] = LL用作输出禁用控制各个输出银行。歪斜的选择
一直有效，除非nF的[ 1 ： 0 ] = 11 。
文件编号： 38-07337修订版**
第11 2
CY7B995
表2.反馈分频器设置
DS [1：0 ]
LL
LM
LH
ML
MM
MH
HL
HM
HH
N-二反馈输入
分频器
2
3
4
5
1
6
8
10
12
允许输出二 -
vider连接到FB
1或2的
1
1,2或4个
1或2的
1,2或4个
1或2的
1或2的
1
1
分频器设置和FB输入到任何输出
需要连接产生不同的输出频率
在总结
表5 。
表5.输出频率设置
CON组fi guration
FB输入CON-
连接至
输出频率
1Q [0：1 ]和
2Q[0:1]
[6]
3Q[0:1]
4Q[0:1]
1Qn或2Qn
3Qn
4Qn
（ N / R） X F
REF
（ N / R ）×（ 1 /（ N / R ）×（ 1 /
K） X F
REF
M） X F
REF
（N / R ）× （K /
（ N / R） ×K个X
（ N / R） X F
REF
M） X F
REF
F
REF
（ N / R ）×的M× （ N / R ）×（ M /
（ N / R） X F
REF
K） X F
REF
F
REF
除了基准和反馈分频器，对
CY7B995包括对区块3和BANK4 ，输出分频器这
通过3F控制[1：0 ]和4F [1：0 ]如所示
表3
和
4,
分别。
表3.输出分频器设置 - 3银行
3F[1:0]
LL
HH
其他
[5]
的K - 区块3输出分
2
4
1
3级FS控制引脚设置决定了名义
的分频- 1输出的工作频率范围
装置。该CY7B995 PLL工作频率范围
对应于每一个FS的电平是由于在
表6 。
表6.频率范围选择
FS
L
M
H
PLL频率范围
24至50MHz
48至100MHz
96到200MHz
表4.输出分频器设置 - 银行4
4F[1:0]
LL
其他
[5]
M- BANK4输出分
2
1
可选的输出歪斜是在单位时间的离散增量
(t
U
）T的.The价值
U
由FS设置和所确定的
最大额定频率。该方程被用来
确定吨
U
值如下：
t
U
= 1 / (f
喃
X MF ）
其中， MF是一个乘法因子，由所确定的
在显示设置FS
表7.我
表7. MF计算
FS
L
M
H
MF
32
16
8
f
喃
在其中T
U
为1.0ns （兆赫）
31.25
62.5
125
注意事项：
4.当PD ＃ / DIV =低电平时，器件进入掉电模式
5.这些状态用于各个银行的相位进行编程。请参阅
表7
和
表8 。
6.这些输出的VCO时钟的不分割份数的副本。因此，在该列中的公式可用于计算在所述压控振荡器的工作频率（ FNOM ）
一个给定的参考频率（ FREF ）和分频器和反馈配置。用户必须选择一个配置和参考频率，将产生一
VCO的频率是由FS引脚指定的范围内。请参阅
表6 。
文件编号： 38-07337修订版**
第11 3
CY7B995
表8.输出偏移设置
nF的[1 ：0]的
LL
[7]
LM
LH
ML
MM
MH
HL
HM
HH
SKEW
(1Q[0:1],2Q[0:1])
–4t
U
–3t
U
–2t
U
–1t
U
零点偏移
+1t
U
+2t
U
+3t
U
+4t
U
SKEW
(3Q[0:1])
除以2
–6t
U
–4t
U
–2t
U
零点偏移
+2t
U
+4t
U
+6t
U
除以4
SKEW
(4Q[0:1])
除以2
–6t
U
–4t
U
–2t
U
零点偏移
+2t
U
+4t
U
+6t
U
倒
[8]
该CY7B995功能分离电源总线为银行1
和图2，行3和行4，其使得用户能够获得
从一台设备3.3V和2.5V的输出信号。核心
电源（V
DD
）必须设置一个级别，它等于或高于
比在输出电源中的任何一个。
表10.Power供给约束
V
DD
3.3V
2.5V
V
DD
Q1
[10]
3.3V或2.5V
2.5V
V
DD
Q3
[10]
3.3V或2.5V
2.5V
V
DD
Q4
[10]
3.3V或2.5V
2.5V
管理机构
下列机构提供规范适用于
CY7B995 。该机构名称及有关的规范
下面列出。
表11 。
机构名称
JEDEC
IEEE
UL-194_V0
米尔
规范
JESD 51 （西塔JA ）
JESD 65 （偏移，抖动）
1596.3 （ Jiter规格）
94 （水分分级）
883E方法1012.1
（西塔的Therma JC ）
除了决定是否输出同步到
的上升沿或参考信号的下降沿，所述三电平
PE / HD引脚控制输出缓冲器驱动强度
在表示
表9 。
表9. PE / HD设置
PE / HD
L
M
H
同步
负
积极
积极
输出驱动强度
[9]
低驱动
高驱动
低驱动
绝对最大条件
参数
V
DD
V
DD
V
IN（分钟）
V
IN （MAX）
V
REF （最大）
V
REF （最大）
T
S
T
A
T
J
JC
JA
ESD
HBM
UL-94
MSL
F
IT
描述
工作电压
工作电压
输入电压
输入电压
参考输入电压
参考输入电压
温度，贮藏
温度，工作环境
温度，结
耗散，结到外壳
耗散，结到环境
ESD保护（人体模型）
可燃性等级
湿度敏感度等级
故障时间
生产测试
条件
官能@ 2.5V ±5％
功能@ 3.3V ± 10 ％
相对于V
SS
相对于V
DD
V
DD
= 3.3V
V
DD
= 2.5V
非功能性
实用
实用
MIL -SPEC 883E方法1012.1
JEDEC （ JESD 51 ）
MIL -STD -883方法3015
@在1月8日。
–65
–40
–
–
–
2000
V–0
1
10
PPM
分钟。
2.25
2.97
V
SS
–0.3
–
马克斯。
2.75
3.63
–
V
DD
+0.3
5.5
4.6
+150
+85
155
42
74
–
单位
V
V
V
V
V
V
°C
°C
°C
° C / W
° C / W
V
注意事项：
7. LL禁止输出，如果TEST = MID和国有企业＃ = HIGH 。
8.当4Q [ 0 ： 1 ]设置为反向运行（ HH模式） ， SOE ＃禁用这些输出高电平时， PE / HD =高或MID ，国有企业＃禁用它们LOW时， PE / HD =低。
9.请参考“DC参数”部分的IOH / IOL规格。
10.
V
DDQ1/3/4
不能设置在比其更高的
V
DD.
它们可以被设置成彼此不同，例如水平
V
DD
= 3.3V,
V
DDQ1
= 3.3V,
V
DDQ3
= 2.5V和
V
DDQ4
= 2.5V.
文件编号： 38-07337修订版**
第11 4
CY7B995
DC规格@ 2.5V
.
参数
V
DD
V
IL
V
IH
V
IHH[11]
V
IMM[11]
V
ILL[11]
I
IL
I
3
I
PU
I
PD
V
OL
描述
2.5工作电压
输入低电压
输入高电压
输入高电压
输入端电压
输入低电压
输入漏电流
2.5V ± 5%
条件
分钟。
2.375
–
1.7
V
DD
–
–0.4
V
DD
/2
– 0.2
–
–5
–
–50
–200
–25
–
–
–
2.0
2.0
2.0
–
10(typ.)
150
4
马克斯。
2.625
0.7
–
–
V
DD
/2
+ 0.2
0.4
5
200
50
–
–
100
0.4
0.4
0.4
–
–
单位
V
V
V
V
V
V
A
A
A
A
A
A
V
V
V
V
V
V
REF ， FB和国有企业＃输入
三电平输入（ TEST ，FS nF的[1： 0]， DS [1： 0]， PD ＃ /格，
PE / HD） 。 （这些引脚通常连接到VDD ， GND ，或
未连接）
V
IN
= V
DD
/G
ND
,V
DD
= MAX; （ REF和FB输入）
高，V
IN
= V
DD
3电平输入
（试验，FS nF的[1： 0]，
DS [ 1 ： 0 ] ， PD ＃ / DIV ，
PE / HD ）
3电平输入直流电流MID ，V
IN
= V
DD
/2
低，V
IN
= V
SS
输入上拉电流
输入下拉电流
输出低电压
V
IN
= V
SS
, V
DD
=最大
V
IN
= V
DD
, V
DD
=最大值（ SOE ＃ ）
I
OL
= 12毫安（PE / HD = L / H ），（ NQ [0： 1]）
I
OL
= 20mA下（PE / HD = MID ） ， （ NQ [ 0 ： 1 ] ）
I
OL
= 2毫安（ LOCK ）
I
OH
= -12mA （PE / HD = L / H ），（ NQ [0： 1]）
V
OH
I
DDQ
I
DDPD
I
DD
C
IN
输出高电压
I
OH
= -20mA （PE / HD = MID ） ， （ NQ [ 0 ： 1 ] ）
I
OH
= -2mA （ LOCK ）
VDD =最大， TEST = MID ， REF =低，国有企业＃ =低，
输出不装
PD ＃ / DIV ， SOE ＃ =低
测试， nF的[1： 0]， DS [ 1：0] =高; V
DD
=最大
@100MHz
静态电源电流
掉电电流
动态电源电流
输入引脚电容
2
25
mA
A
mA
pF
DC规格@ 3.3V
参数
V
DD
V
IL
V
IH
V
IHH[11]
V
IMM[11]
V
ILL[11]
I
IL
描述
3.3工作电压
输入低电压
输入高电压
输入高电压
输入端电压
输入低电压
输入漏电流
3.3V ± 10%
REF ， FB和国有企业＃输入
条件
分钟。
2.97
–
2.0
马克斯。
3.63
0.8
–
单位
V
V
V
V
V
V
A
A
A
A
A
A
3电平输入
V
DD
– –0.6
–
（试验，FS nF的[1： 0]， DS [1： 0]， PD ＃ /格，第V / 2 - 0.3 V / 2 + 0.3
DD
DD
PE / HD） ; （这些引脚通常
–
0.6
有线连接到VDD，GND或unconected
V
IN
= V
DD
/G
ND
,V
DD
=最大
（ REF和FB输入）
高，V
IN
= V
DD
MID ，V
IN
= V
DD
/2
3-Level
输入，
（ TEST ， FS ，
nF的[1： 0]，
DS [1： 0]，
PD ＃ / DIV ，
PE / HD ）
–5
–
–50
–200
–25
–
5
200
50
–
–
100
I
3
3电平输入直流电流
低，V
IN
= V
SS
I
PU
I
PD
输入上拉电流
输入下拉电流
V
IN
= V
SS
, V
DD
=最大
V
IN
= V
DD
, V
DD
=最大值（ SOE ＃ ）
注意：
11.这些输入通常连接到VDD ， GND或悬空。内部终端电阻偏置未连接的输入到VDD / 2 。
文件编号： 38-07337修订版**
第11个5
