CY28346-2
时钟合成器，差分CPU输出
特点
符合Intel
CK 408手机时钟合成器
特定网络阳离子
3.3V电源
3微分CPU时钟
10份PCI时钟
5/6份3V66时钟
SMBus支持与回读功能
表1.频率表
[1]
S2
1
1
1
1
0
0
0
0
M
M
S1
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
中央处理器
(0:2)
66M
100M
200M
133M
66M
100M
200M
133M
高阻
TCLK/2
3V66
66M
66M
66M
66M
66M
66M
66M
66M
高阻
TCLK/4
66BUFF （0： 2）/
3V66(0:4)
66IN
66IN
66IN
66IN
66M
66M
66M
66M
高阻
TCLK/4
66IN/
3V66-5
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66M
66M
66M
66M
高阻
TCLK/4
PCIF / PCI
66IN/2
66IN/2
66IN/2
66IN/2
33 M
33 M
33 M
33 M
高阻
TCLK/8
REF
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
高阻
TCLK
USB /
DOT
48M
48M
48M
48M
48M
48M
48M
48M
高阻
TCLK/2
扩频电磁干扰（ EMI ）
减少
拨号-A-频率
特点
打电话问分贝功能
扩展的工作温度范围， 0 ° C至85°C
56引脚TSSOP封装
框图
XIN
XOUT
PLL1
CPU_STP ＃
IREF
VSSIREF
S(0:2)
MULT0
VTT_PWRGD ＃
PCI_STP ＃
PLL2
/2
引脚配置
REF
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
PCI1
PCI2
PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
66B0/3V66_2
66B1/3V66_3
66B2/3V66_4
66IN/3V66_5
PD ＃
VDDA
VSSA
VTT_PWRGD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP ＃
CPUT0
CPUC0
VDD
CPUT1
CPUC1
VSS
VDD
CPUT2
CPUC2
MULT0
IREF
VSSIREF
S2
48M_USB
48M_DOT
VDD
VSS
3V66_1/VCH
PCI_STP ＃
3V66_0
VDD
VSS
SCLK
SDATA
CPUT （0 ：2）的
CPUC （0 ：2）的
3V66_0
3V66_1/VCH
PCI （ 0:6 ）
PCI_F （0 ：2）的
48M_USB
48M_DOT
CY28346-2
PD ＃
SDATA
SCLK
VDDA
WD
逻辑
I2C
逻辑
66B [0： 2 ] / 3V66 [2： 4]
动力
截至逻辑
66IN/3V66-5
注意：
1. TCLK是一个测试时钟测试模式驱动的XTAL_IN输入。 M =驱动1.0V和1.8V之间的电平。如果S2引脚为电期间A M级，
0状态将被锁存到器件内部状态寄存器。
赛普拉斯半导体公司
文件编号： 38-07509修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年6月5日
CY28346-2
引脚说明
针
2
3
XIN
XOUT
名字
PWR
VDD
VDD
VDD
VDDP
VDD
I / O
I
O
O
O
O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时
外部时钟的XIN应用。
鉴别寄主输出时钟对。
SEE
表1
对于频率和
功能。
PCI时钟输出。
是同步的66IN或3V66时钟。看
表1中。
33 - MHz的PCI时钟，这是
÷2
66IN的副本或3V66时钟，可
自由运行（当PCI_STP ＃为低电平时不停止）或
根据SMBus的编程可以是停止可能
寄存器字节3 ，位（ 3 ： 5 ） 。
该设备的XIN时钟的缓冲输出的副本。
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚和VSSIREF之间。
排位输入锁存S（ 0 ：2）和MULT0 。
当该输入是在
一个逻辑低时，S （0 ：2）和MULT0被锁存。
固定的48 MHz的USB时钟输出。
固定的48 - MHz的点时钟输出。
3.3V 66 - MHz的固定频率时钟。
3.3V时钟可选，带有SMBus字节0 ，第5位，字节5时，第5位。
当字节0位5为逻辑1，则该引脚是一个48M的输出时钟。当
字节0 ，第5位为逻辑0 ，那么这是一个66M的输出时钟（默认） 。
该引脚为掉电模式引脚。
逻辑低电平使
设备进入低功耗状态。除非所有的内部逻辑被关闭
为SMBus的逻辑。所有的输出缓冲器被停止。
编程输入选择的CPU时钟倍频电流。
频率选择输入。
SEE
表1
串行数据输入。
符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。它是一个开放
确认或发送数据时漏极开路输出。
串行时钟输入。
符合SMBus规范。
频率选择输入。
SEE
表1中。
这是一个三电平输入的情况
驱动为高电平，低电平或驱动至一个中间电平。
PCI时钟禁止输入。
当置为低电平， PCI （ 0 ： 6 ）时钟
处于低状态同步地禁用。该引脚不影响PCIF
（0： 2 ）时钟“的输出，如果它们被编程为经由所述PCIF时钟
器件的SMBus接口。
CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 2 ）时钟
禁用同步在高状态， CPUC （ 0 ： 2 ）时钟
处于低状态同步地禁用。
对于66CLK输入连接（ 0 ： 2 ）输出时钟缓冲器，如果S2 = 1 ，
or
输出时钟为固定的66 MHz时钟，如果S2 = 0。见
表1中。
3.3V时钟输出。
这些时钟缓冲的66IN时钟副本
或固定在66兆赫。看
表1中。
52 ， 51 ， 49 ， 48 ， CPUT （ 0 ： 2 ） ，
45, 44
CPUC （0 ：2）的
10，11， 12，13， PCI （ 0:6 ）
16, 17, 18
5, 6, 7
PCIF （0 ：2）的
56
42
28
39
38
33
35
REF
IREF
VTT_PWRGD ＃
48M_USB
48M_DOT
3V66_0
3V66_1/VCH
VDD
VDD
VDD
VDD48
VDD48
VDD
VDD
O
I
I
O
O
O
O
25
PD ＃
VDD
I
PU
I
PU
I
I
43
55, 54
29
MULT0
S(0,1)
SDATA
VDD
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
VDD
VDD
I
I
T
I
PU
53
CPU_STP ＃
VDD
I
PU
I / O
O
24
21, 22, 23
66IN/3V66_5
66B(0:2)/
3V66(2:4)
VDD
VDD
–
–
1 ， 8 ， 14 ， 19 ， 32 ， VDD
37, 46, 50
4 ， 9 ， 15 ， 20 ， 27 ， VSS
31, 36, 47
PWR
3.3V电源。
PWR
共同点。
文件编号： 38-07509修订版**
第20页2
CY28346-2
引脚说明
（续）
针
41
名字
VSSIREF
PWR
–
I / O
描述
PWR
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚与IREF之间。该引脚也应退还
器件VSS 。
PWR
模拟电源输入。
用于PLL和内部模拟电路。它也是
具体而言，用于检测和确定时功率是在一个可接受的
电平，以使器件工作。
26
VDDA
–
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
初始化为它们的默认设置上电时，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。该接口也可制过程中使用的
操作的功率管理功能。
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
......................
数据字节（ N-1） -8位
感谢来自SLAVE
数据字节n -8位
感谢来自SLAVE
停止
描述
数据协议
时钟驱动器的串行协议接受块写入和块
从控制器读取操作。块的读/写
操作中，这些字节必须按顺序访问
从最低到最高字节（第一个最显著位）与
之后的任何完整的字节已经转移能力阻止。
块写入和块读协议中概述
表2中。
从机接收地址为11010010 （ D2H ） 。
块读协议
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
描述
文件编号： 38-07509修订版**
第20页3
CY28346-2
字节0 ： CPU时钟寄存器
位@Pup
7
6
0
0
3V66_1/VCH
CPUT ， CPUC
PCI
名字
描述
扩频启用， 0 =传播关，1 =传播开。这是一个读写控制位。
CPU时钟掉电模式选择。
0 =驱动CPUT （ 0 ： 2 ）为4或6 IREF和驱动CPUC （ 0 ： 2 ）为低电平时， PD ＃为低电平。
1 =三态的所有CPU输出。这是当PD ＃为低才适用。它并不适用于
CPU_STP ＃ 。
3V66_1 / VCH频率选择， 0 = 66M选择， 1 = 48M选择
这是一个读写控制位。
CPU_STP ＃ 。反映外部CPU_STP ＃当前值（引脚53 ），该位是只读的。
反映内部PCI_STP ＃函数的当前值读出时。内部PCI_STP ＃是
一个逻辑与内部的SMBus寄存器位的功能和外部PCI_STP ＃引脚。
频率选择位2，反映SEL2 （引脚40 ）的值。该位是只读的。
频率选择位1.反映SEL1 （引脚55 ）的值。该位是只读的。
频率选择位0反映SEL0 （引脚54 ）的值。该位是只读的。
名字
MULT0
描述
MULT0 （引脚43 ）值。该位是只读的。
5
4
3
2
1
0
0
引脚53
引脚34
引脚40
55针
引脚54
字节1 ： CPU时钟寄存器
位@Pup
7
6
PIN码43
0
CPUT / C的控制功能（ 0 ： 2 ）时输出CPU_STP ＃是断言。 0 =驱动CPUT （ 0 ： 2）
4或6 IREF和驱动CPUC （ 0 ： 2 ）低时CPU_STP ＃置为低电平。 1 =三态的所有CPU
CPU_STP ＃
输出。该位将覆盖字节0 ，位6 ，使得即使是一个0 ，当PD ＃变低的CPU输出
将三态的。
CPUT2
CPUC2
CPUT1
CPUC1
CPUT0
CPUC0
CPUT2
CPUC2
CPUT1
CPUC1
CPUT0
CPUC0
CPU2控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPU1控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
控制CPUT0功能时CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPUT / C2输出控制， 1 =启用， 0 =禁用高和CPUC2禁用低
这是一个读写控制位。
CPUT / C1输出控制， 1 =启用， 0 =禁用高和CPUC1禁用低
这是一个读写控制位。
CPUT / C0输出控制， 1 =启用， 0 =禁用高和CPUC0禁用低
这是一个读写控制位。
5
0
4
0
3
2
1
0
0
1
1
1
字节2 ： PCI时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
1
1
1
1
1
1
名字
REF
PCI6
PCI5
PCI4
PCI3
PCI2
PCI1
PCI0
描述
REF输出控制。 0 =高强度， 1 =低强度
PCI6输出控制。 1 =启用， 0 =强制为低
PCI5输出控制。 1 =启用， 0 =强制为低
PCI4输出控制。 1 =启用， 0 =强制为低
PCI3输出控制。 1 =启用， 0 =强制为低
PCI2输出控制。 1 =启用， 0 =强制为低
PCI1输出控制。 1 =启用， 0 =强制为低
PCI0输出控制。 1 =启用， 0 =强制为低
文件编号： 38-07509修订版**
第20页4
CY28346-2
字节3 ： PCIF时钟和48M控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
1
1
0
0
0
1
1
1
名字
48M_DOT
48M_USB
PCIF2
PCIF1
PCIF0
PCIF2
PCIF1
PCIF0
描述
48M_DOT输出控制， 1 =启用， 0 =强制为低
48M_USB输出控制， 1 =启用， 0 =强制为低
PCI_STP ＃ ， PCIF2的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCI_STP ＃ ， PCIF1的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCI_STP ＃ ， PCIF0的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCIF2输出控制。 1 =运行， 0 =强制为低
PCIF1输出控制。 1 =运行， 0 =强制为低
PCIF0输出控制。 1 =运行， 0 =强制为低
字节4 ： DRCG控制寄存器（全
位被读取和写入功能）
位
7
6
5
4
3
2
1
0
@Pup
0
0
1
1
1
1
1
1
3V66_0
3V66_1/VCH
3V66_5
66B2/3V66_4
66B1/3V66_3
66B0/3V66_2
名字
版权所有
3V66_0输出启用。 1 =启用， 0 =禁用
3V66_1 / VCH输出使能。 1 =启用， 0 =禁用
3V66_5输出使能。 1 =启用， 0 =禁用
66B2 / 3V66_4输出启用。 1 =启用， 0 =禁用
66B1 / 3V66_3输出启用。 1 =启用， 0 =禁用
66B0 / 3V66_2输出启用。 1 =启用， 0 =禁用
描述
SS2扩频控制位（ 0 =向下蔓延， 1 =中间价差）
字节5 ：时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
0
0
0
0
0
0
名字
描述
SS1扩频控制位
SS0扩频控制位
66IN到66M的延迟控制MSB
66IN到66M的延迟控制LSB ，
版权所有
48M_DOT边缘速率控制。当设置为1时，边缘是由15 ％下降。
版权所有
USB边沿速率控制。当设置为1时，边缘是由15 ％下降
字节6 ：硅签字注册
[2]
（所有位都是只读的）
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
1
0
0
1
1
供应商代码， 011 = IMI
名字
描述
注意：
2.当写入该寄存器的设备将确认写操作，但数据本身将被忽略。
文件编号： 38-07509修订版**
第20页5
初步
CY28346-2
时钟合成器，差分CPU输出
特点
符合Intel
CK 408手机时钟合成器
特定网络阳离子
3.3V电源
3微分CPU时钟
10份PCI时钟
5/6份3V66时钟
SMBus支持与回读功能
表1.频率表
[1]
S2
1
1
1
1
0
0
0
0
M
M
S1
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
中央处理器
(0:2)
66M
100M
200M
133M
66M
100M
200M
133M
高阻
TCLK/2
3V66
66M
66M
66M
66M
66M
66M
66M
66M
高阻
TCLK/4
66BUFF （0： 2）/
3V66(0:4)
66IN
66IN
66IN
66IN
66M
66M
66M
66M
高阻
TCLK/4
66IN/
3V66-5
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66M
66M
66M
66M
高阻
TCLK/4
PCIF / PCI
66IN/2
66IN/2
66IN/2
66IN/2
33 M
33 M
33 M
33 M
高阻
TCLK/8
REF
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
高阻
TCLK
USB /
DOT
48M
48M
48M
48M
48M
48M
48M
48M
高阻
TCLK/2
扩频电磁干扰（ EMI ）
减少
拨号-A-频率
特点
打电话问分贝功能
扩展的工作温度范围， 0 ° C至85°C
56引脚TSSOP封装
框图
XIN
XOUT
PLL1
CPU_STP ＃
IREF
VSSIREF
S(0:2)
MULT0
VTT_PWRGD ＃
PCI_STP ＃
PLL2
WD
逻辑
I2C
逻辑
动力
截至逻辑
/2
引脚配置
REF
CPUT （0 ：2）的
CPUC （0 ：2）的
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
PCI1
PCI2
PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
66B0/3V66_2
66B1/3V66_3
66B2/3V66_4
66IN/3V66_5
PD ＃
VDDA
VSSA
VTT_PWRGD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP ＃
CPUT0
CPUC0
VDD
CPUT1
CPUC1
VSS
VDD
CPUT2
CPUC2
MULT0
IREF
VSSIREF
S2
48M_USB
48M_DOT
VDD
VSS
3V66_1/VCH
PCI_STP ＃
3V66_0
VDD
VSS
SCLK
SDATA
3V66_0
3V66_1/VCH
PCI （ 0:6 ）
PCI_F （0 ：2）的
48M_USB
48M_DOT
CY28346-2
PD ＃
SDATA
SCLK
VDDA
66B [0： 2 ] / 3V66 [2： 4]
66IN/3V66-5
注意：
1. TCLK是一个测试时钟测试模式驱动的XTAL_IN输入。 M =驱动1.0V和1.8V之间的电平。如果S2引脚为A M级电期间，一
0状态将被锁存到器件内部状态寄存器。
赛普拉斯半导体公司
文件编号： 38-07509牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年3月11日
初步
引脚说明
针
2
3
XIN
XOUT
名字
PWR
VDD
VDD
VDD
VDDP
VDD
I / O
I
O
O
O
O
描述
CY28346-2
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时
外部时钟的XIN应用。
鉴别寄主输出时钟对。
SEE
表1
对于频率和
功能。
PCI时钟输出。
是同步的66IN或3V66时钟。看
表1中。
33 - MHz的PCI时钟，这是
÷2
66IN的副本或3V66时钟，可
自由运行（当PCI_STP ＃为低电平时不停止）或
根据SMBus的编程可以是停止可能
寄存器字节3 ，位（ 3 ： 5 ） 。
该设备的XIN时钟的缓冲输出的副本。
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚和VSSIREF之间。
排位输入锁存S（ 0 ：2）和MULT0 。
当该输入是在
一个逻辑低时，S （0 ：2）和MULT0被锁存。
固定的48 MHz的USB时钟输出。
固定的48 - MHz的点时钟输出。
3.3V 66 - MHz的固定频率时钟。
3.3V时钟可选，带有SMBus字节0 ，第5位，字节5时，第5位。
当字节0位5为逻辑1，则该引脚是一个48M的输出时钟。当
字节0 ，第5位为逻辑0 ，那么这是一个66M的输出时钟（默认） 。
该引脚为掉电模式引脚。
逻辑低电平使
设备进入低功耗状态。除非所有的内部逻辑被关闭
为SMBus的逻辑。所有的输出缓冲器被停止。
编程输入选择的CPU时钟倍频电流。
频率选择输入。
SEE
表1
串行数据输入。
符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。它是一个开放
确认或发送数据时漏极开路输出。
串行时钟输入。
符合SMBus规范。
频率选择输入。
SEE
表1中。
这是一个三电平输入的情况
驱动为高电平，低电平或驱动至一个中间电平。
PCI时钟禁止输入。
当置为低电平， PCI （ 0 ： 6 ）时钟
处于低状态同步地禁用。该引脚不影响PCIF
（0： 2 ）时钟“的输出，如果它们被编程为经由所述PCIF时钟
器件的SMBus接口。
CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 2 ）时钟
禁用同步在高状态， CPUC （ 0 ： 2 ）时钟
处于低状态同步地禁用。
对于66CLK输入连接（ 0 ： 2 ）输出时钟缓冲器，如果S2 = 1 ，
or
输出时钟为固定的66 MHz时钟，如果S2 = 0。见
表1中。
3.3V时钟输出。
这些时钟缓冲的66IN时钟副本
或固定在66兆赫。看
表1中。
52 ， 51 ， 49 ， 48 ， CPUT （ 0 ： 2 ） ，
45, 44
CPUC （0 ：2）的
10，11， 12，13， PCI （ 0:6 ）
16, 17, 18
5, 6, 7
PCIF （0 ：2）的
56
42
28
39
38
33
35
REF
IREF
VTT_PWRGD ＃
48M_USB
48M_DOT
3V66_0
3V66_1/VCH
VDD
VDD
VDD
VDD48
VDD48
VDD
VDD
O
I
I
O
O
O
O
25
PD ＃
VDD
I
PU
I
PU
I
I
43
55, 54
29
MULT0
S(0,1)
SDATA
VDD
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
VDD
VDD
I
I
T
I
PU
53
CPU_STP ＃
VDD
I
PU
I / O
O
24
21, 22, 23
66IN/3V66_5
66B(0:2)/
3V66(2:4)
VDD
VDD
–
–
1 ， 8 ， 14 ， 19 ， 32 ， VDD
37, 46, 50
4 ， 9 ， 15 ， 20 ， 27 ， VSS
31, 36, 47
PWR
3.3V电源。
PWR
共同点。
文件编号： 38-07509牧师* B
第20页2
初步
引脚说明
（续）
针
41
名字
VSSIREF
PWR
–
I / O
描述
CY28346-2
PWR
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚与IREF之间。该引脚也应退还
器件VSS 。
PWR
模拟电源输入。
用于PLL和内部模拟电路。它也是
具体而言，用于检测和确定时功率是在一个可接受的
电平，以使器件工作。
26
VDDA
–
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
初始化为它们的默认设置上电时，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。该接口也可制过程中使用的
操作的功率管理功能。
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
......................
数据字节（ N-1） -8位
感谢来自SLAVE
数据字节n -8位
感谢来自SLAVE
停止
描述
数据协议
时钟驱动器的串行协议接受块写入和块
从控制器读取操作。块的读/写
操作中，这些字节必须按顺序访问
从最低到最高字节（第一个最显著位）与
之后的任何完整的字节已经转移能力阻止。
块写入和块读协议中概述
表2中。
从机接收地址为11010010 （ D2H ） 。
块读协议
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
描述
文件编号： 38-07509牧师* B
第20页3
初步
字节0 ： CPU时钟寄存器
位@Pup
7
6
0
0
3V66_1/VCH
CPUT ， CPUC
PCI
名字
描述
CY28346-2
扩频启用， 0 =传播关，1 =传播开。这是一个读写控制位。
CPU时钟掉电模式选择。
0 =驱动CPUT （ 0 ： 2 ）为4或6 IREF和驱动CPUC （ 0 ： 2 ）为低电平时， PD ＃为低电平。
1 =三态的所有CPU输出。这是当PD ＃为低才适用。它并不适用于
CPU_STP ＃ 。
3V66_1 / VCH频率选择， 0 = 66M选择， 1 = 48M选择
这是一个读写控制位。
CPU_STP ＃ 。反映外部CPU_STP ＃当前值（引脚53 ），该位是只读的。
反映内部PCI_STP ＃函数的当前值读出时。内部PCI_STP ＃是
一个逻辑与内部的SMBus寄存器位的功能和外部PCI_STP ＃引脚。
频率选择位2，反映SEL2 （引脚40 ）的值。该位是只读的。
频率选择位1.反映SEL1 （引脚55 ）的值。该位是只读的。
频率选择位0反映SEL0 （引脚54 ）的值。该位是只读的。
名字
MULT0
描述
MULT0 （引脚43 ）值。该位是只读的。
5
4
3
2
1
0
0
引脚53
引脚34
引脚40
55针
引脚54
字节1 ： CPU时钟寄存器
位@Pup
7
6
PIN码43
0
CPUT / C的控制功能（ 0 ： 2 ）时输出CPU_STP ＃是断言。 0 =驱动CPUT （ 0 ： 2）
4或6 IREF和驱动CPUC （ 0 ： 2 ）低时CPU_STP ＃置为低电平。 1 =三态的所有CPU
CPU_STP ＃
输出。该位将覆盖字节0 ，位6 ，使得即使是一个0 ，当PD ＃变低的CPU的
输出将是三态。
CPUT2
CPUC2
CPUT1
CPUC1
CPUT0
CPUC0
CPUT2
CPUC2
CPUT1
CPUC1
CPUT0
CPUC0
CPU2控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPU1控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
控制CPUT0功能时CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPUT / C2输出控制， 1 =启用， 0 =禁用高和CPUC2禁用低
这是一个读写控制位。
CPUT / C1输出控制， 1 =启用， 0 =禁用高和CPUC1禁用低
这是一个读写控制位。
CPUT / C0输出控制， 1 =启用， 0 =禁用高和CPUC0禁用低
这是一个读写控制位。
5
0
4
0
3
2
1
0
0
1
1
1
字节2 ： PCI时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
1
1
1
1
1
1
名字
REF
PCI6
PCI5
PCI4
PCI3
PCI2
PCI1
PCI0
描述
REF输出控制。 0 =高强度， 1 =低强度
PCI6输出控制。 1 =启用， 0 =强制为低
PCI5输出控制。 1 =启用， 0 =强制为低
PCI4输出控制。 1 =启用， 0 =强制为低
PCI3输出控制。 1 =启用， 0 =强制为低
PCI2输出控制。 1 =启用， 0 =强制为低
PCI1输出控制。 1 =启用， 0 =强制为低
PCI0输出控制。 1 =启用， 0 =强制为低
文件编号： 38-07509牧师* B
第20页4
初步
字节3 ： PCIF时钟和48M控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
1
1
0
0
0
1
1
1
名字
48M_DOT
48M_USB
PCIF2
PCIF1
PCIF0
PCIF2
PCIF1
PCIF0
描述
CY28346-2
48M_DOT输出控制， 1 =启用， 0 =强制为低
48M_USB输出控制， 1 =启用， 0 =强制为低
PCI_STP ＃ ， PCIF2的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCI_STP ＃ ， PCIF1的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCI_STP ＃ ， PCIF0的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCIF2输出控制。 1 =运行， 0 =强制为低
PCIF1输出控制。 1 =运行， 0 =强制为低
PCIF0输出控制。 1 =运行， 0 =强制为低
字节4 ： DRCG控制寄存器（全
位被读取和写入功能）
位
7
6
5
4
3
2
1
0
@Pup
0
0
1
1
1
1
1
1
3V66_0
3V66_1/VCH
3V66_5
66B2/3V66_4
66B1/3V66_3
66B0/3V66_2
名字
版权所有
3V66_0输出启用。 1 =启用， 0 =禁用
3V66_1 / VCH输出使能。 1 =启用， 0 =禁用
3V66_5输出使能。 1 =启用， 0 =禁用
66B2 / 3V66_4输出启用。 1 =启用， 0 =禁用
66B1 / 3V66_3输出启用。 1 =启用， 0 =禁用
66B0 / 3V66_2输出启用。 1 =启用， 0 =禁用
描述
SS2扩频控制位（ 0 =向下蔓延， 1 =中间价差）
字节5 ：时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
0
0
0
0
0
0
名字
描述
SS1扩频控制位
SS0扩频控制位
66IN到66M的延迟控制MSB
66IN到66M的延迟控制LSB
版权所有
48M_DOT边缘速率控制。当设置为1时，边缘是由15 ％下降。
版权所有
USB边沿速率控制。当设置为1时，边缘是由15 ％下降
字节6 ：硅签字注册
[2]
（所有位都是只读的）
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
1
0
0
1
1
供应商代码， 011 = IMI
名字
描述
注意：
2.当写入该寄存器的设备将确认写操作，但数据本身将被忽略。
文件编号： 38-07509牧师* B
第20页5
CY28346-2
时钟合成器，差分CPU输出
特点
符合Intel
CK 408手机时钟合成器
特定网络阳离子
3.3V电源
3微分CPU时钟
10份PCI时钟
5/6份3V66时钟
SMBus支持与回读功能
表1.频率表
[1]
S2
1
1
1
1
0
0
0
0
M
M
S1
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
中央处理器
(0:2)
66M
100M
200M
133M
66M
100M
200M
133M
高阻
TCLK/2
3V66
66M
66M
66M
66M
66M
66M
66M
66M
高阻
TCLK/4
66BUFF （0： 2）/
3V66(0:4)
66IN
66IN
66IN
66IN
66M
66M
66M
66M
高阻
TCLK/4
66IN/
3V66-5
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66M
66M
66M
66M
高阻
TCLK/4
PCIF / PCI
66IN/2
66IN/2
66IN/2
66IN/2
33 M
33 M
33 M
33 M
高阻
TCLK/8
REF
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
高阻
TCLK
USB /
DOT
48M
48M
48M
48M
48M
48M
48M
48M
高阻
TCLK/2
扩频电磁干扰（ EMI ）
减少
打电话问频率特性
打电话问分贝功能
扩展的工作温度范围， 0 ℃至85℃
56引脚TSSOP封装
框图
XIN
XOUT
PLL1
CPU_STP ＃
IREF
VSSIREF
S(0:2)
MULT0
VTT_PWRGD ＃
PCI_STP ＃
PLL2
/2
引脚配置
REF
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
PCI1
PCI2
PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
66B0/3V66_2
66B1/3V66_3
66B2/3V66_4
66IN/3V66_5
PD ＃
VDDA
VSSA
VTT_PWRGD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP ＃
CPUT0
CPUC0
VDD
CPUT1
CPUC1
VSS
VDD
CPUT2
CPUC2
MULT0
IREF
VSSIREF
S2
48M_USB
48M_DOT
VDD
VSS
3V66_1/VCH
PCI_STP ＃
3V66_0
VDD
VSS
SCLK
SDATA
CPUT （0 ：2）的
CPUC （0 ：2）的
3V66_0
3V66_1/VCH
PCI （ 0:6 ）
PCI_F （0 ：2）的
48M_USB
48M_DOT
CY28346-2
PD ＃
SDATA
SCLK
VDDA
WD
逻辑
I2C
逻辑
66B [0： 2 ] / 3V66 [2： 4]
动力
截至逻辑
66IN/3V66-5
注意：
1. TCLK是一个测试时钟测试模式驱动的XTAL_IN输入。 M =驱动1.0V和1.8V之间的电平。如果S2引脚为A M级电期间，一
0状态将被锁存到器件内部状态寄存器。
1.0版， 2006年11月20日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
分页： 19 1
www.SpectraLinear.com
CY28346-2
引脚说明
针
2
3
XIN
XOUT
名字
PWR
VDD
VDD
VDD
VDDP
VDD
I / O
I
O
O
O
O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时
外部时钟的XIN应用。
鉴别寄主输出时钟对。
SEE
表1
对于频率和
功能。
PCI时钟输出。
是同步的66IN或3V66时钟。看
表1中。
33 - MHz的PCI时钟，这是2份66IN或3V66时钟，可
自由运行（当PCI_STP ＃为低电平时不停止）或
根据SMBus的编程可以是停止可能
寄存器字节3 ，位（ 3 ： 5 ） 。
该设备的XIN时钟的缓冲输出的副本。
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚和VSSIREF之间。
排位输入锁存S（ 0 ：2）和MULT0 。
当该输入是在
一个逻辑低时，S （0 ：2）和MULT0被锁存。
固定的48 MHz的USB时钟输出。
固定的48 - MHz的点时钟输出。
3.3V 66 - MHz的固定频率时钟。
3.3V时钟可选，带有SMBus字节0 ，第5位，字节5时，第5位。
当字节0位5为逻辑1，则该引脚是一个48M的输出时钟。当
字节0 ，第5位为逻辑0 ，那么这是一个66M的输出时钟（默认） 。
该引脚为掉电模式引脚。
逻辑低电平使
设备进入低功耗状态。除非所有的内部逻辑被关闭
为SMBus的逻辑。所有的输出缓冲器被停止。
编程输入选择的CPU时钟倍频电流。
频率选择输入。
SEE
表1
串行数据输入。
符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。它是一个开放
确认或发送数据时漏极开路输出。
串行时钟输入。
符合SMBus规范。
频率选择输入。
SEE
表1中。
这是一个三电平输入的情况
驱动为高电平，低电平或驱动至一个中间电平。
PCI时钟禁止输入。
当置为低电平， PCI （ 0 ： 6 ）时钟
处于低状态同步地禁用。该引脚不影响PCIF
（0： 2 ）时钟“的输出，如果它们被编程为经由所述PCIF时钟
器件的SMBus接口。
CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 2 ）时钟
禁用同步在高状态， CPUC （ 0 ： 2 ）时钟
处于低状态同步地禁用。
对于66CLK输入连接（ 0 ： 2 ）输出时钟缓冲器，如果S2 = 1 ，
or
输出时钟为固定的66 MHz时钟，如果S2 = 0。见
表1中。
3.3V时钟输出。
这些时钟缓冲的66IN时钟副本
或固定在66兆赫。看
表1中。
52 ， 51 ， 49 ， 48 ， CPUT （ 0 ： 2 ） ，
45, 44
CPUC （0 ：2）的
10，11， 12，13， PCI （ 0:6 ）
16, 17, 18
5, 6, 7
PCIF （0 ：2）的
56
42
28
39
38
33
35
REF
IREF
VTT_PWRGD ＃
48M_USB
48M_DOT
3V66_0
3V66_1/VCH
VDD
VDD
VDD
VDD48
VDD48
VDD
VDD
O
I
I
O
O
O
O
25
PD ＃
VDD
I
PU
I
PU
I
I
43
55, 54
29
MULT0
S(0,1)
SDATA
VDD
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
VDD
VDD
I
I
T
I
PU
53
CPU_STP ＃
VDD
I
PU
I / O
O
24
21, 22, 23
66IN/3V66_5
66B(0:2)/
3V66(2:4)
VDD
VDD
–
–
1 ， 8 ， 14 ， 19 ， 32 ， VDD
37, 46, 50
4 ， 9 ， 15 ， 20 ， 27 ， VSS
31, 36, 47
PWR
3.3V电源。
PWR
共同点。
1.0版， 2006年11月20日
第19 2
CY28346-2
引脚说明
（续）
针
41
名字
VSSIREF
PWR
–
I / O
描述
PWR
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚与IREF之间。该引脚也应退还
器件VSS 。
PWR
模拟电源输入。
用于PLL和内部模拟电路。它也是
具体而言，用于检测和确定时功率是在一个可接受的
电平，以使器件工作。
26
VDDA
–
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
初始化为它们的默认设置上电时，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。该接口也可制过程中使用的
操作的功率管理功能。
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
......................
数据字节（ N-1） -8位
感谢来自SLAVE
数据字节n -8位
感谢来自SLAVE
停止
描述
数据协议
时钟驱动器的串行协议接受块写入和块
从控制器读取操作。块的读/写
操作中，这些字节必须按顺序访问
从最低到最高字节（第一个最显著位）与
之后的任何完整的字节已经转移能力阻止。
块写入和块读协议中概述
表2中。
从机接收地址为11010010 （ D2H ） 。
块读协议
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
描述
1.0版， 2006年11月20日
第19 3
CY28346-2
字节0 ： CPU时钟寄存器
位@Pup
7
6
0
0
3V66_1/VCH
CPUT ， CPUC
PCI
名字
描述
扩频启用， 0 =传播关，1 =传播开。这是一个读写控制位。
CPU时钟掉电模式选择。
0 =驱动CPUT （ 0 ： 2 ）为4或6 IREF和驱动CPUC （ 0 ： 2 ）为低电平时， PD ＃为低电平。
1 =三态的所有CPU输出。这是当PD ＃为低才适用。它并不适用于
CPU_STP ＃ 。
3V66_1 / VCH频率选择， 0 = 66M选择， 1 = 48M选择
这是一个读写控制位。
CPU_STP ＃ 。反映外部CPU_STP ＃当前值（引脚53 ），该位是只读的。
反映内部PCI_STP ＃函数的当前值读出时。内部PCI_STP ＃是
一个逻辑与内部的SMBus寄存器位的功能和外部PCI_STP ＃引脚。
频率选择位2，反映SEL2 （引脚40 ）的值。该位是只读的。
频率选择位1.反映SEL1 （引脚55 ）的值。该位是只读的。
频率选择位0反映SEL0 （引脚54 ）的值。该位是只读的。
5
4
3
2
1
0
0
引脚53
引脚34
引脚40
55针
引脚54
字节1 ： CPU时钟寄存器
位@Pup
7
6
PIN码43
0
名字
MULT0
描述
MULT0 （引脚43 ）值。该位是只读的。
CPUT / C的控制功能（ 0 ： 2 ）时输出CPU_STP ＃是断言。 0 =驱动CPUT （ 0 ： 2）
4或6 IREF和驱动CPUC （ 0 ： 2 ）低时CPU_STP ＃置为低电平。 1 =三态的所有CPU
CPU_STP ＃
输出。该位将覆盖字节0 ，位6 ，使得即使是一个0 ，当PD ＃变低的CPU输出
将三态的。
CPUT2
CPUC2
CPUT1
CPUC1
CPUT0
CPUC0
CPUT2
CPUC2
CPUT1
CPUC1
CPUT0
CPUC0
CPU2控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPU1控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
控制CPUT0功能时CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPUT / C2输出控制， 1 =启用， 0 =禁用高和CPUC2禁用低
这是一个读写控制位。
CPUT / C1输出控制， 1 =启用， 0 =禁用高和CPUC1禁用低
这是一个读写控制位。
CPUT / C0输出控制， 1 =启用， 0 =禁用高和CPUC0禁用低
这是一个读写控制位。
5
0
4
0
3
2
1
0
0
1
1
1
字节2 ： PCI时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
1
1
1
1
1
1
名字
REF
PCI6
PCI5
PCI4
PCI3
PCI2
PCI1
PCI0
描述
REF输出控制。 0 =高强度， 1 =低强度
PCI6输出控制。 1 =启用， 0 =强制为低
PCI5输出控制。 1 =启用， 0 =强制为低
PCI4输出控制。 1 =启用， 0 =强制为低
PCI3输出控制。 1 =启用， 0 =强制为低
PCI2输出控制。 1 =启用， 0 =强制为低
PCI1输出控制。 1 =启用， 0 =强制为低
PCI0输出控制。 1 =启用， 0 =强制为低
1.0版， 2006年11月20日
第19 4
CY28346-2
字节3 ： PCIF时钟和48M控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
1
1
0
0
0
1
1
1
名字
48M_DOT
48M_USB
PCIF2
PCIF1
PCIF0
PCIF2
PCIF1
PCIF0
描述
48M_DOT输出控制， 1 =启用， 0 =强制为低
48M_USB输出控制， 1 =启用， 0 =强制为低
PCI_STP ＃ ， PCIF2的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCI_STP ＃ ， PCIF1的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCI_STP ＃ ， PCIF0的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCIF2输出控制。 1 =运行， 0 =强制为低
PCIF1输出控制。 1 =运行， 0 =强制为低
PCIF0输出控制。 1 =运行， 0 =强制为低
字节4 ： DRCG控制寄存器（全
位被读取和写入功能）
位
7
6
5
4
3
2
1
0
@Pup
0
0
1
1
1
1
1
1
3V66_0
3V66_1/VCH
3V66_5
66B2/3V66_4
66B1/3V66_3
66B0/3V66_2
名字
版权所有
3V66_0输出启用。 1 =启用， 0 =禁用
3V66_1 / VCH输出使能。 1 =启用， 0 =禁用
3V66_5输出使能。 1 =启用， 0 =禁用
66B2 / 3V66_4输出启用。 1 =启用， 0 =禁用
66B1 / 3V66_3输出启用。 1 =启用， 0 =禁用
66B0 / 3V66_2输出启用。 1 =启用， 0 =禁用
描述
SS2扩频控制位（ 0 =向下蔓延， 1 =中间价差）
字节5 ：时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
0
0
0
0
0
0
名字
描述
SS1扩频控制位
SS0扩频控制位
66IN到66M的延迟控制MSB
66IN到66M的延迟控制LSB
版权所有
48M_DOT边缘速率控制。当设置为1时，边缘是由15 ％下降。
版权所有
USB边沿速率控制。当设置为1时，边缘是由15 ％下降
字节6 ：硅签字注册
[2]
（所有位都是只读的）
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
1
0
0
1
1
供应商代码， 011 = IMI
名字
描述
注意：
2.当写入该寄存器的设备将确认写操作，但数据本身将被忽略。
1.0版， 2006年11月20日
第19 5
CY28346-2
时钟合成器，差分CPU输出
特点
符合Intel
CK 408手机时钟合成器
特定网络阳离子
3.3V电源
3微分CPU时钟
10份PCI时钟
5/6份3V66时钟
SMBus支持与回读功能
表1.频率表
[1]
S2
1
1
1
1
0
0
0
0
M
M
S1
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
中央处理器
(0:2)
66M
100M
200M
133M
66M
100M
200M
133M
高阻
TCLK/2
3V66
66M
66M
66M
66M
66M
66M
66M
66M
高阻
TCLK/4
66BUFF （0： 2）/
3V66(0:4)
66IN
66IN
66IN
66IN
66M
66M
66M
66M
高阻
TCLK/4
66IN/
3V66-5
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66M
66M
66M
66M
高阻
TCLK/4
PCIF / PCI
66IN/2
66IN/2
66IN/2
66IN/2
33 M
33 M
33 M
33 M
高阻
TCLK/8
REF
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
高阻
TCLK
USB /
DOT
48M
48M
48M
48M
48M
48M
48M
48M
高阻
TCLK/2
扩频电磁干扰（ EMI ）
减少
拨号-A-频率
特点
打电话问分贝功能
扩展的工作温度范围， 0 ° C至85°C
56引脚TSSOP封装
框图
XIN
XOUT
PLL1
CPU_STP ＃
IREF
VSSIREF
S(0:2)
MULT0
VTT_PWRGD ＃
PCI_STP ＃
PLL2
/2
引脚配置
REF
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
PCI1
PCI2
PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
66B0/3V66_2
66B1/3V66_3
66B2/3V66_4
66IN/3V66_5
PD ＃
VDDA
VSSA
VTT_PWRGD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP ＃
CPUT0
CPUC0
VDD
CPUT1
CPUC1
VSS
VDD
CPUT2
CPUC2
MULT0
IREF
VSSIREF
S2
48M_USB
48M_DOT
VDD
VSS
3V66_1/VCH
PCI_STP ＃
3V66_0
VDD
VSS
SCLK
SDATA
CPUT （0 ：2）的
CPUC （0 ：2）的
3V66_0
3V66_1/VCH
PCI （ 0:6 ）
PCI_F （0 ：2）的
48M_USB
48M_DOT
CY28346-2
PD ＃
SDATA
SCLK
VDDA
WD
逻辑
I2C
逻辑
66B [0： 2 ] / 3V66 [2： 4]
动力
截至逻辑
66IN/3V66-5
注意：
1. TCLK是一个测试时钟测试模式驱动的XTAL_IN输入。 M =驱动1.0V和1.8V之间的电平。如果S2引脚为电期间A M级，
0状态将被锁存到器件内部状态寄存器。
赛普拉斯半导体公司
文件编号： 38-07509修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年6月5日
CY28346-2
引脚说明
针
2
3
XIN
XOUT
名字
PWR
VDD
VDD
VDD
VDDP
VDD
I / O
I
O
O
O
O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时
外部时钟的XIN应用。
鉴别寄主输出时钟对。
SEE
表1
对于频率和
功能。
PCI时钟输出。
是同步的66IN或3V66时钟。看
表1中。
33 - MHz的PCI时钟，这是
÷2
66IN的副本或3V66时钟，可
自由运行（当PCI_STP ＃为低电平时不停止）或
根据SMBus的编程可以是停止可能
寄存器字节3 ，位（ 3 ： 5 ） 。
该设备的XIN时钟的缓冲输出的副本。
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚和VSSIREF之间。
排位输入锁存S（ 0 ：2）和MULT0 。
当该输入是在
一个逻辑低时，S （0 ：2）和MULT0被锁存。
固定的48 MHz的USB时钟输出。
固定的48 - MHz的点时钟输出。
3.3V 66 - MHz的固定频率时钟。
3.3V时钟可选，带有SMBus字节0 ，第5位，字节5时，第5位。
当字节0位5为逻辑1，则该引脚是一个48M的输出时钟。当
字节0 ，第5位为逻辑0 ，那么这是一个66M的输出时钟（默认） 。
该引脚为掉电模式引脚。
逻辑低电平使
设备进入低功耗状态。除非所有的内部逻辑被关闭
为SMBus的逻辑。所有的输出缓冲器被停止。
编程输入选择的CPU时钟倍频电流。
频率选择输入。
SEE
表1
串行数据输入。
符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。它是一个开放
确认或发送数据时漏极开路输出。
串行时钟输入。
符合SMBus规范。
频率选择输入。
SEE
表1中。
这是一个三电平输入的情况
驱动为高电平，低电平或驱动至一个中间电平。
PCI时钟禁止输入。
当置为低电平， PCI （ 0 ： 6 ）时钟
处于低状态同步地禁用。该引脚不影响PCIF
（0： 2 ）时钟“的输出，如果它们被编程为经由所述PCIF时钟
器件的SMBus接口。
CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 2 ）时钟
禁用同步在高状态， CPUC （ 0 ： 2 ）时钟
处于低状态同步地禁用。
对于66CLK输入连接（ 0 ： 2 ）输出时钟缓冲器，如果S2 = 1 ，
or
输出时钟为固定的66 MHz时钟，如果S2 = 0。见
表1中。
3.3V时钟输出。
这些时钟缓冲的66IN时钟副本
或固定在66兆赫。看
表1中。
52 ， 51 ， 49 ， 48 ， CPUT （ 0 ： 2 ） ，
45, 44
CPUC （0 ：2）的
10，11， 12，13， PCI （ 0:6 ）
16, 17, 18
5, 6, 7
PCIF （0 ：2）的
56
42
28
39
38
33
35
REF
IREF
VTT_PWRGD ＃
48M_USB
48M_DOT
3V66_0
3V66_1/VCH
VDD
VDD
VDD
VDD48
VDD48
VDD
VDD
O
I
I
O
O
O
O
25
PD ＃
VDD
I
PU
I
PU
I
I
43
55, 54
29
MULT0
S(0,1)
SDATA
VDD
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
VDD
VDD
I
I
T
I
PU
53
CPU_STP ＃
VDD
I
PU
I / O
O
24
21, 22, 23
66IN/3V66_5
66B(0:2)/
3V66(2:4)
VDD
VDD
–
–
1 ， 8 ， 14 ， 19 ， 32 ， VDD
37, 46, 50
4 ， 9 ， 15 ， 20 ， 27 ， VSS
31, 36, 47
PWR
3.3V电源。
PWR
共同点。
文件编号： 38-07509修订版**
第20页2
CY28346-2
引脚说明
（续）
针
41
名字
VSSIREF
PWR
–
I / O
描述
PWR
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚与IREF之间。该引脚也应退还
器件VSS 。
PWR
模拟电源输入。
用于PLL和内部模拟电路。它也是
具体而言，用于检测和确定时功率是在一个可接受的
电平，以使器件工作。
26
VDDA
–
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
初始化为它们的默认设置上电时，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。该接口也可制过程中使用的
操作的功率管理功能。
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
......................
数据字节（ N-1） -8位
感谢来自SLAVE
数据字节n -8位
感谢来自SLAVE
停止
描述
数据协议
时钟驱动器的串行协议接受块写入和块
从控制器读取操作。块的读/写
操作中，这些字节必须按顺序访问
从最低到最高字节（第一个最显著位）与
之后的任何完整的字节已经转移能力阻止。
块写入和块读协议中概述
表2中。
从机接收地址为11010010 （ D2H ） 。
块读协议
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
描述
文件编号： 38-07509修订版**
第20页3
CY28346-2
字节0 ： CPU时钟寄存器
位@Pup
7
6
0
0
3V66_1/VCH
CPUT ， CPUC
PCI
名字
描述
扩频启用， 0 =传播关，1 =传播开。这是一个读写控制位。
CPU时钟掉电模式选择。
0 =驱动CPUT （ 0 ： 2 ）为4或6 IREF和驱动CPUC （ 0 ： 2 ）为低电平时， PD ＃为低电平。
1 =三态的所有CPU输出。这是当PD ＃为低才适用。它并不适用于
CPU_STP ＃ 。
3V66_1 / VCH频率选择， 0 = 66M选择， 1 = 48M选择
这是一个读写控制位。
CPU_STP ＃ 。反映外部CPU_STP ＃当前值（引脚53 ），该位是只读的。
反映内部PCI_STP ＃函数的当前值读出时。内部PCI_STP ＃是
一个逻辑与内部的SMBus寄存器位的功能和外部PCI_STP ＃引脚。
频率选择位2，反映SEL2 （引脚40 ）的值。该位是只读的。
频率选择位1.反映SEL1 （引脚55 ）的值。该位是只读的。
频率选择位0反映SEL0 （引脚54 ）的值。该位是只读的。
名字
MULT0
描述
MULT0 （引脚43 ）值。该位是只读的。
5
4
3
2
1
0
0
引脚53
引脚34
引脚40
55针
引脚54
字节1 ： CPU时钟寄存器
位@Pup
7
6
PIN码43
0
CPUT / C的控制功能（ 0 ： 2 ）时输出CPU_STP ＃是断言。 0 =驱动CPUT （ 0 ： 2）
4或6 IREF和驱动CPUC （ 0 ： 2 ）低时CPU_STP ＃置为低电平。 1 =三态的所有CPU
CPU_STP ＃
输出。该位将覆盖字节0 ，位6 ，使得即使是一个0 ，当PD ＃变低的CPU输出
将三态的。
CPUT2
CPUC2
CPUT1
CPUC1
CPUT0
CPUC0
CPUT2
CPUC2
CPUT1
CPUC1
CPUT0
CPUC0
CPU2控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPU1控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
控制CPUT0功能时CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPUT / C2输出控制， 1 =启用， 0 =禁用高和CPUC2禁用低
这是一个读写控制位。
CPUT / C1输出控制， 1 =启用， 0 =禁用高和CPUC1禁用低
这是一个读写控制位。
CPUT / C0输出控制， 1 =启用， 0 =禁用高和CPUC0禁用低
这是一个读写控制位。
5
0
4
0
3
2
1
0
0
1
1
1
字节2 ： PCI时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
1
1
1
1
1
1
名字
REF
PCI6
PCI5
PCI4
PCI3
PCI2
PCI1
PCI0
描述
REF输出控制。 0 =高强度， 1 =低强度
PCI6输出控制。 1 =启用， 0 =强制为低
PCI5输出控制。 1 =启用， 0 =强制为低
PCI4输出控制。 1 =启用， 0 =强制为低
PCI3输出控制。 1 =启用， 0 =强制为低
PCI2输出控制。 1 =启用， 0 =强制为低
PCI1输出控制。 1 =启用， 0 =强制为低
PCI0输出控制。 1 =启用， 0 =强制为低
文件编号： 38-07509修订版**
第20页4
CY28346-2
字节3 ： PCIF时钟和48M控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
1
1
0
0
0
1
1
1
名字
48M_DOT
48M_USB
PCIF2
PCIF1
PCIF0
PCIF2
PCIF1
PCIF0
描述
48M_DOT输出控制， 1 =启用， 0 =强制为低
48M_USB输出控制， 1 =启用， 0 =强制为低
PCI_STP ＃ ， PCIF2的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCI_STP ＃ ， PCIF1的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCI_STP ＃ ， PCIF0的控制权。
0 =自由运行， 1 =当PCI_STP ＃为低电平停止
PCIF2输出控制。 1 =运行， 0 =强制为低
PCIF1输出控制。 1 =运行， 0 =强制为低
PCIF0输出控制。 1 =运行， 0 =强制为低
字节4 ： DRCG控制寄存器（全
位被读取和写入功能）
位
7
6
5
4
3
2
1
0
@Pup
0
0
1
1
1
1
1
1
3V66_0
3V66_1/VCH
3V66_5
66B2/3V66_4
66B1/3V66_3
66B0/3V66_2
名字
版权所有
3V66_0输出启用。 1 =启用， 0 =禁用
3V66_1 / VCH输出使能。 1 =启用， 0 =禁用
3V66_5输出使能。 1 =启用， 0 =禁用
66B2 / 3V66_4输出启用。 1 =启用， 0 =禁用
66B1 / 3V66_3输出启用。 1 =启用， 0 =禁用
66B0 / 3V66_2输出启用。 1 =启用， 0 =禁用
描述
SS2扩频控制位（ 0 =向下蔓延， 1 =中间价差）
字节5 ：时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
0
0
0
0
0
0
名字
描述
SS1扩频控制位
SS0扩频控制位
66IN到66M的延迟控制MSB
66IN到66M的延迟控制LSB ，
版权所有
48M_DOT边缘速率控制。当设置为1时，边缘是由15 ％下降。
版权所有
USB边沿速率控制。当设置为1时，边缘是由15 ％下降
字节6 ：硅签字注册
[2]
（所有位都是只读的）
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
1
0
0
1
1
供应商代码， 011 = IMI
名字
描述
注意：
2.当写入该寄存器的设备将确认写操作，但数据本身将被忽略。
文件编号： 38-07509修订版**
第20页5
