特点
用来存储配置方案，现场可编程系统级
集成电路（ FPSLICs ）
在系统可编程（ ISP ）通过2线总线
空闲的内存用于系统参数存储
低功耗CMOS EEPROM工艺
提供6 ×6mm的×1毫米8引脚封装LAP （引脚兼容跨产品
家庭间）
Atmel的AT24CXXX串行EEPROM仿真
可在3.3V ±10 ％的LV
低功耗待机模式
高可靠性
- 耐力：100,000写周期
- 数据保存： 90年的工业零部件（ 85 ° C）和190年的
商用部分（ 70° C）
支持器件
ATFS05
ATFS10
ATFS40
ADVANCE
信息
描述
在FPSLIC支持设备提供了一个易于使用的，高性价比的配置
内存编程的现场可编程系统级集成电路用
使用简单的串行存取程序，以配置一个或多个FPSLIC器件。
见表1 FPSLIC支持的设备列表。
在FPSLIC支持器件可与业界标准编程器进行编程
聚体， Atmel的ATDH2200E编程工具包或Atmel的ATDH2225 ISP电缆。
表1中。
ATFS FPSLIC支持设备
FPSLIC设备
AT94K05
AT94K10
AT94K40
FPSLIC支持器件
ATFS05
ATFS10
ATFS40
CON组fi guration数据
226520位
430488位
815382位
备用内存
35624位
93800位
233194位
销刀豆网络gurations
8引脚LAP
数据
CLK
RESET / OE
CE
1
2
3
4
8
7
6
5
VCC
SER_EN
CEO （ A2 ）
GND
牧师3017C - FPSLI ， 7月2日
1
框图
SER_EN
程序设计
模式逻辑
程序设计
数据移位
注册
ROW
地址
计数器
ROW
解码器
EEPROM
CELL
矩阵
电源
RESET
位
计数器
TC
COLUMN
解码器
CLK
RESET / OE
CE
CEO(A2)
数据
设备描述
为FPSLIC支持设备（ CE ， RESET / OE和CCLK ）间的控制信号
直接面对与FPSLIC控制信号。所有FPSLIC器件可以控制整个
配置过程和检索的FPSLIC支持设备的数据，而不要求还
荷兰国际集团外部的智能控制器。
在RESET / OE和CE引脚控制的数据输出引脚的三态缓冲器和
使地址计数器。当RESET / OE是低电平，配置
EEPROM重置其地址计数器和三态其DATA引脚。 CE引脚还CON组
指令对FPSLIC支持设备的输出。如果CE是复位/ OE后举行高
复位脉冲，计数器被禁止，数据输出引脚为三态。当OE
随后驱动为高电平，计数器和数据输出引脚使能。当
RESET / OE再次变低时，地址计数器复位和数据输出引脚
三态，无论CE的状态。
当FPSLIC支持设备，带动了所有的数据和CEO为低电平，
该装置三态DATA引脚，以避免争与其他FPSLIC支持
设备。上电时，地址计数器会自动复位。
2
ATFS05/10/40
3017C–FPSLI–07/02
ATFS05/10/40
引脚说明
8 LAP
针
1
2
3
名字
数据
CLK
复位/
OE
I / O
I / O
I
I
描述
三态数据输出的配置。集电极开路双向引脚进行编程。
时钟输入。用于增加内部地址和位计数器用于读取和编程。
输出使能（高电平有效）和RESET （低电平）时， SER_EN为高。低水平上
RESET / OE复位双方的地址和位计数器。高水平（与CE低）使
数据输出驱动器。
芯片使能输入（低电平有效） 。低水平（与OE高）允许DCLK递增
地址计数器和使能数据输出驱动器。高水平的CE同时禁用
地址和位计数器和强制器件进入低功耗待机模式。注意，这
销会
不
启用/禁用设备的2线串行编程模式（ SER_EN低） 。
接地引脚。之间的0.2 μF去耦电容
V
CC
并建议GND 。
I
I
设备的选择输入， A2 。这是用于使能（或选择），在编程期间，该装置
（即，当SER_EN是低） 。 A2有一个内部下拉电阻。
串行能必须在FPSLIC装车作业举办高。把SER_EN低
实现2线串行编程模式。对于非ISP应用， SER_EN应
连接到V
CC
.
+ 3.3V电源引脚
4
CE
I
5
6
7
GND
A2
SER_EN
8
V
CC
3
3017C–FPSLI–07/02
FPSLIC大师系列
模式概述
在FPSLIC器件的I / O和逻辑功能由配置成立
程序。无论是在上电时会自动的程序加载，或者命令，
根据模式引脚的状态。在主控模式下，自动FPSLIC
加载来自外部存储器的配置方案。在FPSLIC支持器件
已被设计为与主模式的兼容性。
在FPSLIC设备和FPSLIC支持设备之间的连接大多只被
PLE和不言自明的：
在FPSLIC支持设备的数据输出驱动FPSLIC器件的DIN 。
主FPSLIC CCLK输出驱动FPSLIC支持的CLK输入
装置。
SER_EN必须连接到V
CC
（ ISP期间除外） 。
控制
CON组fi guration
编程模式
在编程模式中，通过使SER_EN低输入。在这种模式下，芯片可以
可通过2线串行总线编程。编程完成在V
CC
只供应。
在芯片内部产生编程超电压。
在FPSLIC支持器件进入低功耗待机模式，只要是CE
置高。在这种模式下， ATFS05功耗小于50微安的电流在3.3V 。
输出保持在高阻抗状态，而不管在OE输入的状态。
待机模式
4
ATFS05/10/40
3017C–FPSLI–07/02
ATFS05/10/40
例如电路
图1 。
对于编程FPSLIC设备FPSLIC支持器件
AT94K
RESET
RESET
DATA0
CCLK
CON
INIT
FPSLIC支持器件
数据
CLK
CE
RESET / OE
SER_EN
V
CC
M2
M1
M0
GND
在FPSLIC的双向CON引脚驱动FPSLIC支持设备的CE输入，而RESET / OE输入
由FPSLIC的双向INIT引脚驱动。在一切正常的情况下，这方面的工作，用户即使在
中止配置之前CON已经偏高。低水平上的RESET / OE输入，在FPSLIC复位，清除
FPSLIC支持器件的内部地址指针，使得在重新配置开始于开始。
备用存储器可接在系统通过内置于一个两线串行接口编程ATFS
FPSLIC设备。欲了解更多信息，请参见“C代码的接口FPSLIC AVR核心AT17系列的配置
化记忆“应用笔记，可在爱特梅尔网站（ www.atmel.com ） 。
图2中。
在系统编程FPSLIC支持设备的
V
CC
V
CC
4.7 k
9
4.7 k
9
数据
1
CLK
3
5
7
9
2
4
6
8
10
V
CC
GND
AT94K
RESET
RESET
DATA0
CCLK
CON
INIT
FPSLIC支持器件
数据
CLK
CE
RESET / OE
SER_EN
SER_EN
M2
M1
M0
GND
5
3017C–FPSLI–07/02
特点
用来存储配置方案，现场可编程系统级
集成电路（ FPSLICs ）
在系统可编程（ ISP ）通过2线总线
空闲的内存用于系统参数存储
低功耗CMOS EEPROM工艺
提供6 ×6mm的×1毫米8引脚封装LAP （引脚兼容跨产品
家庭间）
Atmel的AT24CXXX串行EEPROM仿真
可在3.3V ±10 ％的LV
低功耗待机模式
高可靠性
- 耐力：100,000写周期
- 数据保存： 90年的工业零部件（ 85 ° C）和190年的
商用部分（ 70° C）
支持器件
ATFS05
ATFS10
ATFS40
ADVANCE
信息
描述
在FPSLIC支持设备提供了一个易于使用的，高性价比的配置
内存编程的现场可编程系统级集成电路用
使用简单的串行存取程序，以配置一个或多个FPSLIC器件。
见表1 FPSLIC支持的设备列表。
在FPSLIC支持器件可与业界标准编程器进行编程
聚体， Atmel的ATDH2200E编程工具包或Atmel的ATDH2225 ISP电缆。
表1中。
ATFS FPSLIC支持设备
FPSLIC设备
AT94K05
AT94K10
AT94K40
FPSLIC支持器件
ATFS05
ATFS10
ATFS40
CON组fi guration数据
226520位
430488位
815382位
备用内存
35624位
93800位
233194位
销刀豆网络gurations
8引脚LAP
数据
CLK
RESET / OE
CE
1
2
3
4
8
7
6
5
VCC
SER_EN
CEO （ A2 ）
GND
牧师3017C - FPSLI ， 7月2日
1
框图
SER_EN
程序设计
模式逻辑
程序设计
数据移位
注册
ROW
地址
计数器
ROW
解码器
EEPROM
CELL
矩阵
电源
RESET
位
计数器
TC
COLUMN
解码器
CLK
RESET / OE
CE
CEO(A2)
数据
设备描述
为FPSLIC支持设备（ CE ， RESET / OE和CCLK ）间的控制信号
直接面对与FPSLIC控制信号。所有FPSLIC器件可以控制整个
配置过程和检索的FPSLIC支持设备的数据，而不要求还
荷兰国际集团外部的智能控制器。
在RESET / OE和CE引脚控制的数据输出引脚的三态缓冲器和
使地址计数器。当RESET / OE是低电平，配置
EEPROM重置其地址计数器和三态其DATA引脚。 CE引脚还CON组
指令对FPSLIC支持设备的输出。如果CE是复位/ OE后举行高
复位脉冲，计数器被禁止，数据输出引脚为三态。当OE
随后驱动为高电平，计数器和数据输出引脚使能。当
RESET / OE再次变低时，地址计数器复位和数据输出引脚
三态，无论CE的状态。
当FPSLIC支持设备，带动了所有的数据和CEO为低电平，
该装置三态DATA引脚，以避免争与其他FPSLIC支持
设备。上电时，地址计数器会自动复位。
2
ATFS05/10/40
3017C–FPSLI–07/02
ATFS05/10/40
引脚说明
8 LAP
针
1
2
3
名字
数据
CLK
复位/
OE
I / O
I / O
I
I
描述
三态数据输出的配置。集电极开路双向引脚进行编程。
时钟输入。用于增加内部地址和位计数器用于读取和编程。
输出使能（高电平有效）和RESET （低电平）时， SER_EN为高。低水平上
RESET / OE复位双方的地址和位计数器。高水平（与CE低）使
数据输出驱动器。
芯片使能输入（低电平有效） 。低水平（与OE高）允许DCLK递增
地址计数器和使能数据输出驱动器。高水平的CE同时禁用
地址和位计数器和强制器件进入低功耗待机模式。注意，这
销会
不
启用/禁用设备的2线串行编程模式（ SER_EN低） 。
接地引脚。之间的0.2 μF去耦电容
V
CC
并建议GND 。
I
I
设备的选择输入， A2 。这是用于使能（或选择），在编程期间，该装置
（即，当SER_EN是低） 。 A2有一个内部下拉电阻。
串行能必须在FPSLIC装车作业举办高。把SER_EN低
实现2线串行编程模式。对于非ISP应用， SER_EN应
连接到V
CC
.
+ 3.3V电源引脚
4
CE
I
5
6
7
GND
A2
SER_EN
8
V
CC
3
3017C–FPSLI–07/02
FPSLIC大师系列
模式概述
在FPSLIC器件的I / O和逻辑功能由配置成立
程序。无论是在上电时会自动的程序加载，或者命令，
根据模式引脚的状态。在主控模式下，自动FPSLIC
加载来自外部存储器的配置方案。在FPSLIC支持器件
已被设计为与主模式的兼容性。
在FPSLIC设备和FPSLIC支持设备之间的连接大多只被
PLE和不言自明的：
在FPSLIC支持设备的数据输出驱动FPSLIC器件的DIN 。
主FPSLIC CCLK输出驱动FPSLIC支持的CLK输入
装置。
SER_EN必须连接到V
CC
（ ISP期间除外） 。
控制
CON组fi guration
编程模式
在编程模式中，通过使SER_EN低输入。在这种模式下，芯片可以
可通过2线串行总线编程。编程完成在V
CC
只供应。
在芯片内部产生编程超电压。
在FPSLIC支持器件进入低功耗待机模式，只要是CE
置高。在这种模式下， ATFS05功耗小于50微安的电流在3.3V 。
输出保持在高阻抗状态，而不管在OE输入的状态。
待机模式
4
ATFS05/10/40
3017C–FPSLI–07/02
ATFS05/10/40
例如电路
图1 。
对于编程FPSLIC设备FPSLIC支持器件
AT94K
RESET
RESET
DATA0
CCLK
CON
INIT
FPSLIC支持器件
数据
CLK
CE
RESET / OE
SER_EN
V
CC
M2
M1
M0
GND
在FPSLIC的双向CON引脚驱动FPSLIC支持设备的CE输入，而RESET / OE输入
由FPSLIC的双向INIT引脚驱动。在一切正常的情况下，这方面的工作，用户即使在
中止配置之前CON已经偏高。低水平上的RESET / OE输入，在FPSLIC复位，清除
FPSLIC支持器件的内部地址指针，使得在重新配置开始于开始。
备用存储器可接在系统通过内置于一个两线串行接口编程ATFS
FPSLIC设备。欲了解更多信息，请参见“C代码的接口FPSLIC AVR核心AT17系列的配置
化记忆“应用笔记，可在爱特梅尔网站（ www.atmel.com ） 。
图2中。
在系统编程FPSLIC支持设备的
V
CC
V
CC
4.7 k
9
4.7 k
9
数据
1
CLK
3
5
7
9
2
4
6
8
10
V
CC
GND
AT94K
RESET
RESET
DATA0
CCLK
CON
INIT
FPSLIC支持器件
数据
CLK
CE
RESET / OE
SER_EN
SER_EN
M2
M1
M0
GND
5
3017C–FPSLI–07/02
