2006年11月
修订版1.5
ASM5P23S08A
3.3V “ SpreadTrak ”零延迟缓冲器
一般特点
零输入 - 输出传输延迟，可调
在FBK输入电容负载。
多种
CON连接gurations
-
参考
“ASM5P23S08A
配置“表。
输入频率范围： 15MHz至133MHz的
多个低抖动输出。
输出输出偏斜小于200PS 。
装置设备偏斜小于700pS 。
两个银行的四个输出，三态通过两个选择
输入。
比200PS周期到周期抖动少
(-1, -1H, -2, -3, -4, -5H).
可提供16引脚SOIC和TSSOP封装。
工作电压为3.3V 。
先进的0.35μ CMOS技术。
提供工业级温度。
“ SpreadTrak ” 。
该ASM5P23S08A拥有的每四个输出两家银行，
这可以通过选择输入，如图所示在被控制
该
选择输入解码表。
选择输入也
允许的输入时钟被直接施加到输出
芯片和系统测试。
多个ASM5P23S08A设备能够接受相同的输入
时钟和分发。在这种情况下的偏斜
两个装置的输出被保证是小于
700pS.
该
ASM5P23S08A
（请参阅
is
可用的
in
五
不同
CON连接gurations
“ASM5P23S08A
CON连接gurations
表） 。该ASM5P23S08A -1是基础部件，其中所述
输出频率等于参考，如果没有
计数器中的反馈路径。该ASM5P23S08A - 1H是
的-1的高驱动版本和上升和下降时间
在此设备上更快。
该ASM5P23S08A -2允许获得2X和1X的用户
频率上的每个输出库。确切配置
和输出频率取决于其输出驱动
反馈引脚。该ASM5P23S08A -3允许用户
得到的输出4X和2X频率。
该ASM5P23S08A -4使用户能够获得2X时钟
所有输出。因此，部分是非常灵活的，并
可以在各种应用中使用。
该ASM5P23S08A - 5H是高驱动版本REF / 2
在两岸
功能说明
ASM5P23S08A是一种多功能， 3.3V零延迟缓冲器
设计为分配高速时钟。它是一个可
16引脚封装。该器件具有片上PLL ，其锁定
以输入时钟，提出了关于REF引脚。该PLL
需要反馈到被驱动至FBK销，并且可以是
从该输出中的一个获得的。的输入 - 输出
传播延迟被保证是小于350pS ，
并输出到输出歪斜保证是小于
250pS.
PulseCore半导体公司
1715 S.巴斯科姆大道套房200 ，坎贝尔，CA 95008
联系电话： 408-879-9077
传真： 408-879-9018
www.pulsecoresemi.com
注意：本文档中的信息如有更改，恕不另行通知。
2006年11月
修订版1.5
框图
FBK
PLL
MUX
ASM5P23S08A
/2
REF
/2
CLKA1
额外的除法器（ -5H ）
额外的除法器（ -3 ， -4 ）
CLKA2
CLKA3
CLKA4
S2
选择输入
解码
S1
/2
CLKB1
额外的分频器（ -2，-3 ）
CLKB2
CLKB3
CLKB4
ASM5P23S08A
选择输入解码的ASM5P23S08A
S2
0
0
1
1
S1
0
1
0
1
时钟A1 - A4
三态
驱动的
驱动的
1
驱动的
时钟B1 - B4
三态
三态
驱动的
驱动的
输出源
PLL
PLL
参考
PLL
PLL的停工
Y
N
Y
N
ASM5P23S08A配置
设备
ASM5P23S08A-1
ASM5P23S08A-1H
ASM5P23S08A-2
ASM5P23S08A-2
ASM5P23S08A-3
ASM5P23S08A-3
ASM5P23S08A-4
ASM5P23S08A-5H
反馈
银行A或B银行
银行A或B银行
银行
B组
银行
B组
银行A或B银行
银行A或B银行
银行A频率
参考
参考
参考
2 X参考
2 X参考
4×参考
2 X参考
参考/ 2
B组频率
参考
参考
参考/ 2
参考
引用或参考
2
2 X参考
2 X参考
参考/ 2
注意：
1，产出是不倒的23S08A -2和23S08A - 3在旁路模式下， S2 = 1， S1 = 0 。
2.输出相位是不确定的（从输入时钟0°或180 °）。如果相位完整性是必需的，使用ASM5P23S08A - 2 。
3.3V “ SpreadTrak ”零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
2 17
2006年11月
修订版1.5
ASM5P23S08A
“ SpreadTrak ”
许多系统被设计现在利用技术
所谓扩频频率时序发生。
ASM5P23S08A被设计，以便不以滤出
蔓延参考输入的光谱特征，假设
它的存在。当一个零延迟缓冲器没有被设计来传递
扩频功能通过，结果是
这可能会导致显著量跟踪歪斜的
问题在需要同步的系统。
零延迟和偏移控制
所有输出应均匀加载，实现零
输入和输出之间的延迟。
1500
REF-输入到CLKA / LKB延迟（ PS）
1000
500
0
-30
-500
-25
-20
-15
-10
-5
0
5
10
15
20
25
30
-1000
-1500
输出装量差异： FBK负载 - CLKA / CLKB负载（PF ）
关闭ASM5P23S08A的FBK的反馈回路
销可以从任何八个可用的输出来驱动
销。输出驱动FBK引脚将总共驾驶
负载7pF的加任何额外的负载，它驱动。该
这个输出（相对负载相对于所述剩余的
输出）可以调整输入输出延迟。这示于
上图。
对于需要零输入输出延时，所有的应用程序
输出包括一个提供反馈应该是
同样加载。如果输入输出延迟调整是
需要使用上面的图形计算负载
反馈输出和剩余之间的差异
输出。对于零输出，输出偏斜，确保加载
输出同样。
3.3V “ SpreadTrak ”零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 17
2006年11月
修订版1.5
引脚配置
REF
CLKA1
CLKA2
V
DD
GND
CLKB1
CLKB2
S2
1
2
3
4
5
6
7
8
16
15
14
FBK
CLKA4
CLKA3
V
DD
GND
CLKB4
CLKB3
S1
ASM5P23S08A
ASM5P2308A
13
12
11
10
9
引脚说明的ASM5P23S08A
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
REF
3
CLKA1
4
CLKA2
4
V
DD
GND
CLKB1
4
CLKB2
4
S2
5
S1
5
CLKB3
4
CLKB4
4
GND
V
DD
CLKA3
4
CLKA4
4
FBK
描述
输入参考频率，可承受5V输入
缓冲时钟输出， A银行
缓冲时钟输出， A银行
3.3V电源
地
缓冲时钟输出， B银行
缓冲时钟输出， B银行
选择输入， 2位
选择输入， 1位
缓冲时钟输出， B银行
缓冲时钟输出， B银行
地
3.3V电源
缓冲时钟输出， A银行
缓冲时钟输出， A银行
PLL反馈输入
注意事项：
3.弱上拉了下来。
对所有输出4.弱上拉了下来。
在这些输入5弱上拉。
3.3V “ SpreadTrak ”零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
4 17
2006年11月
修订版1.5
绝对最大额定值
参数
电源电压对地电位
直流输入电压（ REF除外）
直流输入电压（ REF ）
储存温度
马克斯。焊接温度（ 10秒）
结温
静电放电电压
（按照JEDEC STD22- A114 -B ）
ASM5P23S08A
民
-0.5
-0.5
-0.5
-65
最大
+7.0
V
DD
+ 0.5
7
+150
260
150
2000
单位
V
V
V
°C
°C
°C
V
注意：这些仅仅是极限参数和功能的使用是不是暗示。暴露在绝对最大额定值长时间能
影响器件的可靠性。
工作条件ASM5P23S08A商用温度装置
参数
V
DD
T
A
C
L
C
L
C
IN
电源电压
工作温度（环境温度）
负载电容， 100MHz以下
负载电容，从100MHz至133MHz的
输入电容
6
描述
民
3.0
0
最大
3.6
70
30
10
7
单位
V
°C
pF
pF
pF
注意：
6.同时适用于参考时钟和FBK 。
3.3V “ SpreadTrak ”零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
5 17
2005年9月
1.4版
ASM5P23S08A
3.3V “ SpreadTrak ”零延迟缓冲器
一般特点
零输入 - 输出传输延迟，可调
在FBK输入电容负载。
多种
CON连接gurations
-
参考
“ASM5P23S08A
配置“表。
输入频率范围： 15MHz至133MHz的
多个低抖动输出。
o
输出输出偏斜小于200PS 。
o
装置设备偏斜小于700pS 。
o
两家银行的四路输出，三stateable两
选择输入。
比200PS周期到周期抖动少
(-1, -1H, -2, -3, -4, -5H).
可提供16引脚SOIC和TSSOP封装。
工作电压为3.3V 。
先进的0.35μ CMOS技术。
提供工业级温度。
“ SpreadTrak ” 。
该ASM5P23S08A拥有的每四个输出两家银行，
这可以通过选择输入，如图所示在被控制
该
选择输入解码表。
选择输入也
允许的输入时钟被直接施加到输出
芯片和系统测试。
多个ASM5P23S08A设备能够接受相同的输入
时钟和分发。在这种情况下的偏斜
两个装置的输出被保证是小于
700pS.
该
ASM5P23S08A
（请参阅
is
可用的
in
五
不同
CON连接gurations
“ASM5P23S08A
CON连接gurations
表） 。该ASM5P23S08A -1是基础部件，其中所述
输出频率等于参考，如果没有
计数器中的反馈路径。该ASM5P23S08A - 1H是
的-1的高驱动版本和上升和下降时间
在此设备上更快。
该ASM5P23S08A -2允许获得2X和1X的用户
频率上的每个输出库。确切配置
和输出频率取决于其输出驱动
反馈引脚。该ASM5P23S08A -3允许用户
得到的输出4X和2X频率。
该ASM5P23S08A -4使用户能够获得2X时钟
所有输出。因此，部分是非常灵活的，并
可以在各种应用中使用。
该ASM5P23S08A - 5H是高驱动版本REF / 2
在两岸
功能说明
ASM5P23S08A是一种多功能， 3.3V零延迟缓冲器
设计为分配高速时钟。它是一个可
16引脚封装。该器件具有片上PLL ，其锁定
以输入时钟，提出了关于REF引脚。该PLL
需要反馈到被驱动至FBK销，并且可以是
从该输出中的一个获得的。的输入 - 输出
传播延迟被保证是小于250PS ，
并输出到输出歪斜保证是小于
200pS.
半导体联盟
2575奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
2005年9月
1.4版
框图
ASM5P23S08A
ASM5P23S08A
/2
REF
/2
FBK
PLL
MUX
CLKA1
额外的除法器（ -5H ）
额外的除法器（ -3 ， -4 ）
CLKA2
CLKA3
CLKA4
S2
选择输入
解码
S1
/2
CLKB1
额外的分频器（ -2，-3 ）
CLKB2
CLKB3
CLKB4
选择输入解码的ASM5P23S08A
S2
0
0
1
1
S1
0
1
0
1
时钟A1 - A4
三态
驱动的
驱动的
1
驱动的
时钟B1 - B4
三态
三态
驱动的
驱动的
输出源
PLL
PLL
参考
PLL
PLL的停工
Y
N
Y
N
ASM5P23S08A配置
设备
ASM5P23S08A-1
ASM5P23S08A-1H
ASM5P23S08A-2
ASM5P23S08A-2
ASM5P23S08A-3
ASM5P23S08A-3
ASM5P23S08A-4
ASM5P23S08A-5H
反馈
银行A或B银行
银行A或B银行
银行
B组
银行
B组
银行A或B银行
银行A或B银行
银行A频率
参考
参考
参考
2 X参考
2 X参考
4×参考
2 X参考
参考/ 2
B组频率
参考
参考
参考/ 2
参考
引用或参考
2
2 X参考
2 X参考
参考/ 2
注意：
1，产出是不倒的ASM5P23S08A -2和ASM5P23S08A - 3在旁路模式下， S2 = 1， S1 = 0 。
2.输出相位是不确定的（从输入时钟0°或180 °）。如果相位完整性是必需的，使用ASM5P23S08A - 2 。
3.3V “ SpreadTrak ”零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
2 18
2005年9月
1.4版
“ SpreadTrak ”
许多系统被设计现在利用技术
所谓扩频频率时序发生。
ASM5P23S08A被设计，以便不以滤出
蔓延参考输入的光谱特征，假设
它的存在。当一个零延迟缓冲器没有被设计来传递
扩频功能通过，结果是
ASM5P23S08A
这可能会导致显著量跟踪歪斜的
问题在需要同步的系统。
零延迟和偏移控制
所有输出应均匀加载，实现零
输入和输出之间的延迟。
1500
REF-输入到CLKA / LKB延迟（ PS）
1000
500
0
-30
-500
-25
-20
-15
-10
-5
0
5
10
15
20
25
30
-1000
-1500
输出装量差异： FBK负载 - CLKA / CLKB负载（PF ）
关闭ASM5P23S08A的FBK的反馈回路
销可以从任何八个可用的输出来驱动
销。输出驱动FBK引脚将总共驾驶
负载7pF的加任何额外的负载，它驱动。该
这个输出（相对负载相对于所述剩余的
输出）可以调整输入输出延迟。这示于
上图。
对于需要零输入输出延时，所有的应用程序
输出包括一个提供反馈应该是
同样加载。如果输入输出延迟调整是
需要使用上面的图形计算负载
反馈输出和剩余之间的差异
输出。对于零输出，输出偏斜，确保加载
输出同样。
3.3V “ SpreadTrak ”零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 18
2005年9月
1.4版
引脚配置
REF 1
CLKA1 2
CLKA2 3
V
DD
4
ASM5P23S08A
GND 5
CLKB1 6
CLKB2 7
S2
8
16 FBK
15 CLKA4
14 CLKA3
13 V
DD
12 GND
11 CLKB4
10 CLKB3
9
S1
ASM5P23S08A
引脚说明的ASM5P23S08A
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
REF
3
CLKA1
4
CLKA2
4
V
DD
GND
CLKB1
4
CLKB2
4
S2
5
S1
5
CLKB3
4
CLKB4
4
GND
V
DD
CLKA3
4
CLKA4
4
FBK
描述
输入参考频率，可承受5V输入
缓冲时钟输出， A银行
缓冲时钟输出， A银行
3.3V电源
地
缓冲时钟输出， B银行
缓冲时钟输出， B银行
选择输入， 2位
选择输入， 1位
缓冲时钟输出， B银行
缓冲时钟输出， B银行
地
3.3V电源
缓冲时钟输出， A银行
缓冲时钟输出， A银行
PLL反馈输入
注意事项：
3.弱上拉了下来。
对所有输出4.弱上拉了下来。
在这些输入5弱上拉。
3.3V “ SpreadTrak ”零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
4 18
2005年9月
1.4版
绝对最大额定值
参数
电源电压对地电位
直流输入电压（ REF除外）
直流输入电压（ REF ）
储存温度
马克斯。焊接温度（ 10秒）
结温
静电放电电压
（按照JEDEC STD22- A114 -B ）
ASM5P23S08A
民
-0.5
-0.5
-0.5
-65
最大
+7.0
V
DD
+ 0.5
7
+150
260
150
2000
单位
V
V
V
°C
°C
°C
V
注意：这些仅仅是极限参数和功能的使用是不是暗示。暴露在绝对最大额定值长时间能
影响器件的可靠性。
工作条件ASM5P23S08A商用温度装置
参数
V
DD
T
A
C
L
C
L
C
IN
电源电压
工作温度（环境温度）
负载电容， 100MHz以下
负载电容，从100MHz至133MHz的
输入电容
6
描述
民
3.0
0
最大
3.6
70
30
15
7
单位
V
°C
pF
pF
pF
注意：
6.同时适用于参考时钟和FBK 。
3.3V “ SpreadTrak ”零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
5 18
