A25L20P / A25L10P / A25L05P系列
的2Mbit /为1Mbit /达512Kbit ，低电压，串行闪存
与85MHz的SPI总线接口
文档标题
的2Mbit /为1Mbit /达512Kbit ，低电压，串行闪存的85MHz SPI总线接口
修订历史
版本号
0.0
0.1
1.0
历史
创刊号
添加瞬态电压（ <20ns ）任一引脚对地电位规范。
最终版发布
发行日期
2007年2月13日
2007年4月24日
2007年8月9日
备注
初步
最终科幻
（ 2007年8月， 1.0版）
AMIC Technology公司
A25L20P / A25L10P / A25L05P系列
的2Mbit /为1Mbit /达512Kbit ，低电压，串行闪存
与85MHz的SPI总线接口
特点
闪存中的2Mbit /为1Mbit /达512Kbit
灵活的部门架构
- 25L20P ： （ 4/4/8/16/32 ） KB / 64x3 KB
- 25L10P ： （ 4/4/8/16/32 ） KB / 64x1KB
- 25L05P ： （ 4/4/8/16/32 ） KB
批量擦除（典型值）
- 25L20P （2M）在6秒
- A25L10P （1M）在4秒
- A25L05P （ 512K ）的3S
扇区擦除（ 512千位）在1秒（典型值）
页编程（最多256个字节）为3ms （典型值）
2.7至3.6V单电源电压
SPI总线兼容的串行接口
85MHz的时钟速率（最大）
深度掉电模式1μA （典型值）
顶部或底部启动块配置可用
电子签名
-
JEDEC标准两字节签名
A25L20P ： （ 2012h ，底部）或（ 2022h ，上图）
A25L10P ： （ 2011h ，底部）或（ 2021h ，上图）
A25L05P ： （ 2010h ，底部）或（ 2020h ，上图）
-
RES指令，一个字节，签名，对于落后
兼容性
A25L20P （11H）
A25L10P （ 10小时）
A25L05P （ 05H ）
封装选项
-
8引脚SOP （ 150mil或209mil ） ， 8引脚DIP （ 300MIL ）或8引脚
QFN
- 所有无铅（无铅）产品均符合RoHS标准
概述
该A25L20P / A25L10P / A25L05P是2M / 1M / 512串行位
闪存，具有先进的写保护机制，
通过高速SPI兼容总线访问。
该存储器可以被编程为1 256个字节的时间，用
页面编程指令。
该存储器分为4/2/1个扇区，每个含256
页。每个页面为256字节宽。因此，整个存储器
可以被看作是由1024/512/256页，或262144
/ 131,072 / 65,536字节。
整个内存可以使用批量擦除被删除
指令或部门的时间，使用的扇区擦除
指令。
销刀豆网络gurations
SO8连接
A25L20P/
A25L10P/
A25L05P
S
DO
W
V
SS
1
2
3
4
8 V
CC
7 HOLD
6 C
5 DIO
S
DO
W
V
SS
DIP8连接
A25L20P/
A25L10P/
A25L05P
1
2
3
4
8 V
CC
7 HOLD
6 C
5 DIO
QFN8连接
A25L20P/
A25L10P/
A25L05P
S
DO
W
V
SS
1
2
3
4
8
7
6
5
V
CC
HOLD
C
DIO
（ 2007年8月， 1.0版）
1
AMIC Technology公司
A25L20P / A25L10P / A25L05P系列
框图
HOLD
W
S
C
DIO
DO
I / O移位寄存器
控制逻辑
高压
发电机
地址寄存器
和反
256字节
数据缓冲区
状态
注册
3FFFH （2M） ，
1FFFh的（1M） ，
FFFh的（ 512K ）
Y译码
大小
只读
内存区
000FFh
00000h
256字节（页大小）
X解码器
引脚说明
PIN号
描述
逻辑符号
V
CC
C
DIO
DO
串行时钟
串行数据输入
1
串行数据输出
2
芯片选择
写保护
HOLD
电源电压
地
DIO
C
S
W
HOLD
DO
A25L20P/
A25L10P/
A25L05P
S
W
HOLD
V
CC
V
SS
V
SS
注意事项：
1. DIO也用作输出引脚时，快速
读双输出指令和快速读取双
输入输出指令被执行。
2.溶解氧也被用作一个输入管脚，当快速
读双输入输出指令被执行。
（ 2007年8月， 1.0版）
2
AMIC Technology公司
A25L20P / A25L10P / A25L05P系列
信号说明
串行数据输出（ DO） 。
该输出信号被用来
传输的数据串行移出器件。数据被移出
串行时钟（ C）的下降沿。
DO引脚也被用作输入引脚时，快速阅读
双输入输出指令被执行。
串行数据输入（ DIO ） 。
这个输入信号被用来传送
数据串行地插入设备。接收指令，
地址和数据进行编程。值是
锁存串行时钟（ C）的上升沿。
将DIO引脚也可以作为输出引脚时，快速
读双输出指令和快速读取双
输入输出指令被执行。
串行时钟（C） 。
此输入信号提供的定时
串行接口。指令，地址，或存在于数据
串行数据输入（ DIO）的被锁存的上升沿
串行时钟（ C）。串行数据输出（ DO ）的变化数据
经过串行时钟（ C）的下降沿。
片选（
S
).
当该输入信号为高电平时，该设备是
取消和串行数据输出（ DO ）为高阻抗。
除非内部编程，擦除或写状态寄存器
循环过程中，该设备将处于待机模式
（这不是深度掉电模式）。驱动芯片选择
(
S
）低使得该装置，将其放置在有功功率
模式。
上电后，在芯片选择下降沿（
S
）是必须的
之前的任何指令的开始。
持有（
HOLD
).
保持（
HOLD
）信号用于暂停
与没有该设备的任何串行通信
取消选择该设备。
在保持状态下，串行数据输出（ DO ）是高
阻抗和串行数据输入（ DIO）和串行时钟（C ）
都不在乎。要启动保持状态，设备必须
被选中，带片选（
S
）驱动为低电平。
写保护（
W
).
这个输入信号的主要目的是
冻结存储器被保护的区域的大小
针对编程或擦除指示（所指定的
在状态寄存器）的BP1和BP0位的值。
SPI模式
这些设备可以通过与它的SPI微控制器来驱动
在任一以下两种模式的外围运行：
- CPOL = 0 ， CPHA = 0
- CPOL = 1 ， CPHA = 1
对于这两种模式中，输入数据被锁存的上升
串行时钟（ C）和输出数据的边缘，可以从
串行时钟（ C）的下降沿。
两种模式之间的差异，如图2中所示，
是时钟的极性时，总线主机处于待机模式
而不是传输数据：
- C保持为0 （ CPOL = 0 ， CPHA = 0 ）
- C保持为1 （ CPOL = 1 ， CPHA = 1 ）
（ 2007年8月， 1.0版）
3
AMIC Technology公司
A25L20P / A25L10P / A25L05P系列
图1. Bus Master，和内存上的SPI总线器件
SPI接口与
（ CPOL ， CPHA ）
= （0,0 ）或（ 1,1）
总线主控
（ ST6 ， ST7 ， ST9 ，
ST10 ，其他）
SDO
SDI
SCK
c执行
DIO
c执行
DIO
c执行
DIO
SPI存储器
设备
CS3
CS2
CS1
S
W HOLD
SPI存储器
设备
SPI存储器
设备
S
W HOLD
S
W HOLD
注：写保护（
W
）和保持（
HOLD
）的信号应该是驱动，高或低是合适的。
图2. SPI模式支持
CPOL
0
1
CPHA
0
1
C
C
DIO
DO
最高位
最高位
（ 2007年8月， 1.0版）
4
AMIC Technology公司
