本节SoPC范例采用“RC-EDA/sOPGV V52实验开发系统”实现。其核心板上配备的资源有: FPGA(Cydone IV E 的 EP4CE40F29C6)、 64Mbits 的 EPCS64 酉己置芯片、 1MBsRAMCs61LV5121o、32MB SDMM(HY57V561620,、4MB NOR Flash ROM(AM29LV320D)、

“MB NAND Flash ROM(K9F1208U)。 SN65ALS180N这些芯片是Altera的Quartus II V12.0平台及Nios Π开发环境所支持的可以构成SoPC的芯片群。

   本节以16只LED点灯程序为范例介绍Nios Ⅱ系统设计的完整过程。硬件设计内容有:在Quartus II平台创建新项目工程,启用SOPC Bui1der建立Nios Ⅱ自定制软核的硬件系统并生成配置文件、编译生成Nios Ⅱ软核系统模块;在QuaHus H平台完成基于Nios Ⅱ软核模块的顶层bdf文件的设计、引脚锁定、全程编译;下载设计到FPGA芯片中建立一个具有CPU功能的Nios Ⅱ软核处理器环境。软件开发内容有:在Nios Ⅱ Eclipsc平台创建软件的应用工程,编译链接该工程,

在线调试/运行程序,测试RC-EDⅣSoPCˉVV5.2实验开发系统上的16只LED灯轮流闪亮的效果。通过本例,掌握soPC开发流程及Nios Ⅱ软件应用的初步技能。