上面提到,也有学者提出通过改善应力膜层自身特性的方法,达到既可以提高NMOS的器件速度,K4T1G164QF-BCE6叉不损伤PMC)S性能的目的[26],这种方法由于可以节省一道光刻和刻蚀工艺的消耗,又被称为低成本应力记忆技术。具体工艺流程如下:在做完侧墙之后,会对源、漏极进行非晶化的离子注人,生长完一层很薄的二氧化硅缓冲层之后,再在整片晶片上沉积一层拉应力氮化硅。然后直接进行高温退火,最后才用磷酸将氮化硅一次性去除。为了减少SMT对PMC)S的副作用,氮化硅沉积后加紫外光照射。紫外光照射可以减少氮化硅薄膜 中的氢含量,由其引起的硼离子损失(B loss)得到减轻,因而减少对PMOS的副作用[26],如图5.12所示。

   图5.12 氮化硅应力膜层白身特性对PM(E器件驱动电流的影响

总体来讲,这两种方法都有业者在使用,也各有利弊。前一种工艺更为成熟,工艺整合风险低,但存在成本高,工艺复杂的缺点;后一种工艺的优点是工序简单,成本更低,但对氮化硅薄膜的工艺要求较高,工艺整合的可靠性还有待时间的验证。