跟二氧化硅比,氮掺杂的⒏ON栅极氧化层或氧化硅氮化硅叠加的栅极氧化层,其漏电NCP1034DR2G流得到了大大的改善(可降低一个数量级以上),并且可以同时保持沟道里的载流子迁移率不变。时至今日,⒏ON栅极介电层还是45nm以上CMOS技术主流的栅极材料。在可预见的将来,氮氧化硅栅极氧化介电层会在现有技术基础上,不断提高工艺制程的控制水平,比如用较温和的等离子体来实现氮掺杂,以减少氮穿透⒏02到达硅衬底并降低⒏ON/⒊界面的损伤;又比如通过设备硬仵的改进来提高掺氮浓度和介电层厚度的均一性。跟高介电常数栅极氧化层和金属电极比,⒏ON制程具有工艺简单成熟,生产成本低,重现性好等技术优点。工程技术人员一方面在努力尝试将它继续延伸到下一代CMOS技术节点,如32nm和28nm[16],另一方面也在不断地拓宽它的应用,如作为32nm及以下技术节点高介电材料和硅底材的中间层[17]。当然,每种技术工艺都有它的局限性,当纯粹的SiON栅极介电层物理厚度降低到小于12~14A时,从栅极到硅衬底的直接隧穿漏电流已经大到直接影响器件的动态、静态功耗,并决定了器件的可靠性,高介电材料取代氮氧化硅成为新的栅极氧化介电层也已经成为历史的必然。