位置:51电子网 » 技术资料 » 家用电器

CⅤD工艺方法的进展

发布时间:2017/5/19 21:25:35 访问次数:1008

   集成电路工艺中除了采用上述3种CVD方法制备薄膜之外,还有热丝化学气相淀积(HWCⅥ⑵、MOCVD、等。CXJD薄膜制各工艺方法的进展,一方面是常规LPCVD和PECVD技术的进步,这主要表现在工艺设备的发展完善,如HDRCVD等;另-方面是新工艺方法在集成电路工艺中的应用,如HWCVD等。 K4B1G0846G-BCH9

   高密度等离子体化学气相淀积

   高密度等离子体化学气相淀积(I】DP60)是在PEC、0基础上发展起来的新技术,在⒛世纪∞年代中期才得到了广泛应用。它的主要特点是淀积薄膜的台阶覆盖特性好,即使淀积温度只有3O0~⑽0℃,也能磁场线圈 在有高深宽比微结构的衬底上制备出有较好台阶覆

盖效果的薄膜。因此,它常用于集成电路浅槽隔离工艺的介质薄膜淀积,以及多层金属化系统中的层间介质薄膜和低乃介质薄膜的淀积。

      

    图⒎22所示是电子回旋共振PECˇD设备示意图。微波功率(2,45GHz)导人等离子体室,工作气体(1)为氮气(N2)。由于特定磁场的存在,自由电子在等离子室中回旋共振,因此,在等离子室中形成含 高密度N+的等离子体。而I作气体(2)为硅烷,直接进人衬底淀积室,激发形成等离子体。衬底硅片放在淀积室电极上,由于等离子鞘现象,相对于等离子体而言电为低电位,含高密度Ni的等离子体从窗口射人直达衬底,氮气和硅烷两等离子体混合,在衬底淀积出氮化硅薄膜,同时由于N+的轰击、溅射,使得淀积的氮化硅薄膜可以填充深宽比为3:1到4:1,甚至更大的孔洞和沟槽。应用HDP CVD淀积薄膜的质量与速率不仅与等离子源的性质相关,还与反应腔室的结构及细节设计有很大关系。

   集成电路工艺中除了采用上述3种CVD方法制备薄膜之外,还有热丝化学气相淀积(HWCⅥ⑵、MOCVD、等。CXJD薄膜制各工艺方法的进展,一方面是常规LPCVD和PECVD技术的进步,这主要表现在工艺设备的发展完善,如HDRCVD等;另-方面是新工艺方法在集成电路工艺中的应用,如HWCVD等。 K4B1G0846G-BCH9

   高密度等离子体化学气相淀积

   高密度等离子体化学气相淀积(I】DP60)是在PEC、0基础上发展起来的新技术,在⒛世纪∞年代中期才得到了广泛应用。它的主要特点是淀积薄膜的台阶覆盖特性好,即使淀积温度只有3O0~⑽0℃,也能磁场线圈 在有高深宽比微结构的衬底上制备出有较好台阶覆

盖效果的薄膜。因此,它常用于集成电路浅槽隔离工艺的介质薄膜淀积,以及多层金属化系统中的层间介质薄膜和低乃介质薄膜的淀积。

      

    图⒎22所示是电子回旋共振PECˇD设备示意图。微波功率(2,45GHz)导人等离子体室,工作气体(1)为氮气(N2)。由于特定磁场的存在,自由电子在等离子室中回旋共振,因此,在等离子室中形成含 高密度N+的等离子体。而I作气体(2)为硅烷,直接进人衬底淀积室,激发形成等离子体。衬底硅片放在淀积室电极上,由于等离子鞘现象,相对于等离子体而言电为低电位,含高密度Ni的等离子体从窗口射人直达衬底,氮气和硅烷两等离子体混合,在衬底淀积出氮化硅薄膜,同时由于N+的轰击、溅射,使得淀积的氮化硅薄膜可以填充深宽比为3:1到4:1,甚至更大的孔洞和沟槽。应用HDP CVD淀积薄膜的质量与速率不仅与等离子源的性质相关,还与反应腔室的结构及细节设计有很大关系。

相关IC型号
K4B1G0846G-BCH9
暂无最新型号

热门点击

 

推荐技术资料

PCB布线要点
    整机电路图见图4。将电路画好、检查无误之后就开始进行电... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式