1,用基本RS触发器组成一个无抖动的开关(或称消除抖动开关)电路连接如图⒛,4所示,FDC638P使用逻辑开关作为RD、sD端的控制输入。

   2.测试双D触发器74IE74的逻辑功能

   测试瓦、瓦的复位、置位功能;观察触发器输出状态的更新是发生在CP脉冲的上升沿.

   表⒛1 D触发器74“74逻辑功能实验记录

   图20,准 Rs触发器组成无抖动的开关

   3.测试JK触发器CD4027的逻辑功能

   将JK触发器的RD、SD、J、K端接逻辑开关插口,CLK端接单次脉冲源,Q、面端接到逻辑电平显示插口,要求分别改变RD、SD、J、K端状态时观察输出Q、Q端状态,以及触发器输出更新状态是发生在CLK脉冲的上升沿(个)还是下降沿(ψ)并记录于表⒛.2中。