CMOS集成电路的使用规则
发布时间:2016/12/13 22:48:11 访问次数:811
CMOS电路有很高的输人阻抗,给使用MSL1064AW者带来一定的麻烦,即外来的干扰信号很容易在一些悬空的输人端上感应出很高的电压,导致器件损坏。CM()S电路的使用规则如下:
(1)⒕D接电源正极,y甾接电源负极(通常接地),不得接反。4000系列的电源允许电压在3~18V范围内选择,实验中一般要求使用+5~+15V电源。
(2)所有输人端一律不准悬空,闲置输入端的处理方法:
①按照逻辑要求,直接接V「D(与非门)或Vss(或非门);
②在工作频率不高的电路中,允许输入端并联使用。
(3)输出端不允许直接与VnD或V§连接,否则将导致器件损坏。
CMOS电路有很高的输人阻抗,给使用MSL1064AW者带来一定的麻烦,即外来的干扰信号很容易在一些悬空的输人端上感应出很高的电压,导致器件损坏。CM()S电路的使用规则如下:
(1)⒕D接电源正极,y甾接电源负极(通常接地),不得接反。4000系列的电源允许电压在3~18V范围内选择,实验中一般要求使用+5~+15V电源。
(2)所有输人端一律不准悬空,闲置输入端的处理方法:
①按照逻辑要求,直接接V「D(与非门)或Vss(或非门);
②在工作频率不高的电路中,允许输入端并联使用。
(3)输出端不允许直接与VnD或V§连接,否则将导致器件损坏。
上一篇：TTL集成电路的使用规则
上一篇： 焊接、测试和存储时的注意事项:
相关技术资料- 12-13CMOS集成电路的使用规则
- 10-24DS18B20的性能特点
公网安备44030402000607
